Правила изображения элементов операционных устройств

При синтезе вычислительных устройств используют следующие основные понятия и определения.

Микрооперация (МО) – элементарный акт обработки информации на одном узле операционного устройства (ОУ) за один такт машинного времени под воздействием одного управляющего сигнала.

Микрокоманда (МК) – совокупность МО, выполняемых на нескольких узлах ОУ одновременно за один такт машинного времени под воздействием нескольких управляющих сигналов.

Микропрограмма (МПр) – это совокупность МК, реализуемая за несколько тактов машинного времени в определенной последовательности, зависящей от конкретных значений совокупности осведомительных сигналов.

Таким образом, из приведенных выше определений следует, что различают управляющие сигналы, изменяющие состояния элементов и узлов ОУ, и осведомительные сигналы, снимаемые с элементов ОУ, значения которых определяют выполнение алгоритма заданной арифметической операции.

Рассмотрим далее основные элементы ОУ, их схематические изображения и наборы МО на каждом из них.

Все устройства, используемые в моделях, можно разделить на две группы:

¾ запоминающие устройства, хранящие информацию, – триггеры, регистры, счетчики;

¾ комбинационные устройства, не хранящие информацию и формирующие сигнал на выходе по сигналам, поступающим на входы в данном такте машинного времени,– это сумматоры, мультиплексоры, совокупности схем сложения по модулю два для реализации инверсии операндов, шифраторы, дешифраторы и некоторые другие специальные комбинационные схемы.

Элементы ОУ связаны между собой и с другими узлами ЭВМ линиями связи – информационными шинами, в которых количество каналов определяется разрядностью связываемых устройств.

В соответствии с ГОСТ 2.708-81 и ГОСТ 2.743-72 в функциональных схемах приняты стандарты графического изображения различных элементов ОУ, называемые условными графическими обозначениями – УГО. В лабораторном практикуме на экран монитора выводятся модели операционных устройств, в которых для изображения элементов приняты УГО из перечисленных выше Государственных стандартов.

Информационные шины подводятся к большей стороне УГО сверху, а отводятся с противоположной стороны снизу. Если информация снимается с части разрядов УГО (или подводится к части разрядов УГО), указываются цифрами значения граничных разрядов.

Управляющие сигналы, обозначаемые строчной латинской буквой Y с номером, подводятся к любой меньшей (чаще правой) стороне УГО или к линии продолжения этой меньшей стороны.

Осведомительные сигналы или логические условия обозначаются строчной латинской буквой P с номером и снимаются с нижней стороны УГО.

Рассмотрим последовательно элементы, используемые в моделях операционных устройств, и начнем с устройств, запоминающих информацию. Простейшим из них является триггер.

По определению триггер – логическое устройство с памятью и двумя устойчивыми состояниями, соответствующими логической «1» и логическому «0». В моделях операционных устройств используются синхронизируемые D-триггеры, имеющие вход данных D и вход синхронизации С. При подаче управляющего сигнала на С-вход триггер переключается в состояние, предписываемое D-входом. В моделях отдельные триггеры чаще всего используются для занесения и хранения знаков операндов.

Регистр (RG) – упорядоченная совокупность D-триггеров со схемами управления, предназначенная для записи (занесения), хранения и выдачи информации, а также для выполнения некоторых МО над занесенной информацией. В моделях несдвиговые регистры изображаются в виде прямоугольника (рисунок 1), сдвиговые – в виде параллелограмма (рисунок 2). В поле изображения регистра указываются его наименование и разрядность.

Рисунок 1 – Несдвиговый регистр

Рисунок 2 – Сдвиговый регистр

На любом регистре можно выполнять следующие МО, подав соответствующие управляющие сигналы:

¾ сброс всех разрядов в ноль;

¾ занесение информации, поступающей по информационной шине (сверху);

¾ сдвиг содержимого регистра на один разряд (вправо или влево – в зависимости от алгоритма и способа умножения или деления).

Естественно, МО сдвига возможна только в сдвиговых регистрах. Другие особенности реализации сдвигов в регистрах будут рассмотрены далее, при описании конкретных моделей операционных устройств.

Счетчик двоичный (СТ) предназначен для подсчета количества выполненных тактов в циклах умножения или деления, а также для хранения результата счета. С точки зрения структуры счетчик это регистр, дополненный операциями +1 (увеличение содержимого счетчика на единицу) и -1 (уменьшение содержимого счетчика на единицу). Таким образом, счетчики могут быть инкрементными (с управляющим входом +1), декрементными (с управляющим входом -1) и реверсивными, имеющими оба управляющих входа.

На счетчике можно выполнять следующие МО:

¾ сброс всех разрядов в ноль;

¾ параллельное занесение информации по установочным входам триггеров счетчика;

¾ счет по входам ±1.

Таким образом, перечислены основные МО, реализуемые на элементах операционных устройств, запоминающих информацию, - триггерах, регистрах, счетчиках – в моделях лабораторного практикума.

Рассмотрим далее элементы операционных устройств, не хранящие информацию, основу которых составляют комбинационные схемы.

Важнейшим устройством, без которого невозможно реализовать выполнение любой арифметической операции, является сумматор (SM), УГО которого приведено на рисунке 3.

Рисунок 3 – УГО полного одноразрядного сумматора.

В УГО сумматора выделяют два входных плеча - А и В, на которые поступают двоичные слагаемые, и выходное плечо S, на котором формируется сумма. Кроме того, сумматор имеет вход переноса CRP (на рисунке 3 это Р_-1) и выход переноса CR (на рисунке 3 это Р), которые изображают на УГО в тех случаях, когда они используются.

Комбинационная схема сумматора формирует результат на выходе S пока на входы (А и В) поданы слагаемые. Если результат надо запомнить, его следует в такте сложения занести в регистр, подключенный к выходному плечу S .

Известно, что для реализации вычитания на сумматорах используются обратный или дополнительный коды (ОК или ДК). Поэтому возникает необходимость в передаче на входное плечо сумматора инверсного содержимого (ОК) операнда. В этих случаях информация с выхода соответствующего регистра поступает на совокупность схем сложения по модулю 2:на один вход каждой схемы подается разряд регистра, на второй вход – управляющий сигнал. На выходе будут сформированы инверсные значения разрядов регистра (т.е. ОК операнда), если подан управляющий сигнал y_i = 1 на совокупность схем сложения по модулю 2.

Если операция сложения выполняется в ОК, то в сумматоре выход переноса CR соединяется с входом переноса CRP. Если же операция сложения выполняется в ДК, то на вход переноса сумматора CRP одновременно с подачей инверсного содержимого регистра следует подать управляющий сигнал.

В моделях операционных устройств нередко возникает необходимость в передаче на одно и то же плечо сумматора содержимого разных регистров. Для этих целей используются мультиплексоры (MS), УГО которых представлено на рисунке 4.

Рисунок 4 – УГО мультиплексора

(4 одноразрядных плеча D, 2 адресных управляющих входа А, выход F)

Мультиплексоры различают по количеству входных плеч (источников информации), подключаемых к выходу. Выбор входной информационной линии, подключаемой к выходу, производится кодом, поступающим на управляющие входы мультиплексора. Мультиплексор с k управляющими входами может управлять 2^k входными информационными линиями.

В адресной части мультиплексоров используются дешифраторы (DC), позволяющие распознавать, какие управляющие сигналы поданы на входы для подключения одного из источников информации к выходу.

Дешифратор – это комбинационная схема, преобразующая двоичный код, поступающий на его входы, в единичный сигнал на одном из выходов. Иначе говоря, дешифратор преобразует k-разрядное входное слово в 2^k – разрядный унитарный код, содержащий «1» только в одном из разрядов выходного слова.

Таковы основные элементы запоминающих и комбинационных устройств, используемые в моделях лабораторного практикума.

3. Описание моделей умножения двоичных чисел

Перед выводом любой модели на экран монитора студенту предлагается тест на знание способов умножения двоичных чисел. На экран выводится таблица из трех столбцов (рисунок 5), в которой следует выбрать структуру автомата, указав разрядность регистров, направления сдвига, а для 2n-разрядных сдвиговых регистров определить, в какие разряды (старшие или младшие) выполняется занесение исходного операнда.

После правильного прохождения теста на экран будет выведена модель множительного устройства, соответствующая заданному способу умножения. Верхняя строка экранной формы содержит главное меню программы, которое позволит выполнить все этапы задания.

Выполнение задания начинается с ввода исходных операндов в требуемом формате.

Во всех моделях множительных устройств жирной линией в верхней и нижней частях экрана изображена шина данных (ШД), по которой поступают исходные операнды (сомножители) и выводится результат операции (произведение).

Ниже будут рассмотрены модели для умножения двоичных чисел в формах с фиксированной запятой (ФЗ) и с плавающей запятой (ПЗ), в прямом коде (ПК) и в дополнительном коде (ДК) с использованием двух алгоритмов – с простой коррекцией и с автоматической коррекцией.

Рисунок 5 – Выбор структуры автомата

Поиск по сайту: