Микропроцессорная секция параллельной обработки информации

Микросхема КМ1804ВС1 (аналог АМ2901) представляет собой четырехразрядную микропроцессорную секцию, предназначенную для построения блоков обработки цифровой информации с разрядностью, кратной 4.

Микросхема имеет:

· двухадресную архитектуру внутреннего регистрового запоминающего устройства с организацией 16 х 4 бит;

· восемь функций арифметико-логического устройства (АЛУ) – сложение, два вычитания с формированием сигналов переноса и состояния и пять логических функций (И, ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ, ИСКЛЮЧАЮЩЕЕ ИЛИ-НЕ);

· большой выбор пар источников операндов АЛУ;

· сдвиги влево/вправо независимо от АЛУ;

· четыре флага состояния (перенос, переполнение, нуль, знак).

б)

а)

Рисунок 4.1.

а) Внешний вид корпуса микросхемы КМ1804ВС1;

б) Структура секционного МП КМ1804ВС1.

Структурная схема КМ1804ВС1 представлена на рис. 4.1.

Микропроцессорная секция условно делится на четыре независимых блока:

1. Блок внутренней памяти;

2. Блок рабочего регистра;

3. Арифметико-логический блок;

4. Блок управления.

1. Блок внутренней памяти (БВП) – предназначен для кратковременного хранения данных, необходимых для выполнения программы. Кроме этого блок организует выборку операндов, необходимых для выполнения текущей операции. Блок содержит следующее:

· РЗУ – регистровое запоминающее устройство

· СДА – сдвигатель данных АЛУ

· Рг А – регистр А

· Рг В – регистр В

· А_3-0 – параллельный вход канала А

· В_3-0 – параллельный вход канала В

· PR₀ – двунаправленный вывод младшего разряда РЗУ

· PR₃ – двунаправленный вывод старшего разряда РЗУ

РЗУ, содержит 16 4–ех разрядных регистра. Адреса регистров представляются четырехразрядной кодовой комбинацией, РЗУ имеет два адресных входа А_3-0, В_3-0, на которые информация поступает из микрокоманды.

Задавая в полях микрокоманды адреса по А и В можно одновременно производить чтение любой пары регистров. Выданное на выходы А и В содержимое регистров РЗУ принимается соответственно в регистры Рг А и Рг В, которые служат источником операндов.

Запись в РЗУ в каждый такт может производиться лишь в один из регистров, адрес которого задается шиной Д. Записанные данные поступают на его вход с выхода АЛУ через узел сдвигателя данных. Данные через этот узел могут передаваться без сдвига или со сдвигом на один разряд вправо или влево.

Выводы PR₀ и PR₃ служат входом или выходом, через которые производится запись значений в освободившийся при сдвиге разряд и выдача содержимого выдвигаемого регистра.

2. Блок рабочего регистра (БР) – дополнительный блок, позволяющий выполнять параллельно основной операции операций сдвига. Может являться источником операнда при выполнении операций. Блок содержит:

· СР – сдвигатель регистра

· PQ3 – двунаправленный вывод старшего разряда регистра Q

· PQ0 - двунаправленный вывод младшего разряда регистра Q

Блок рабочего регистра Q содержит одиночные четырехразрядные регистры, построенные на Д – триггерах. Содержимое этого регистра постоянно передается в узел АЛУ. Данные на вход регистра передаются через узел СР, передавая записанные в регистр данные без сдвига или со сдвигом на один разряд вправо или влево.

3. Арифметико-логический блок (БАЛ) – предназначен для выполнения операций. В своем составе содержит:

· СИД – селектор источника данных;

· АЛУ – арифметика–логическое устройство;

· СВД – селектор выходных данных;

· Y_3-0 – параллельный выход данных;

· ОЕ – разрешение вывода;

· R и S – каналы данных и сброса;

АЛУ имеет два четырехразрядных входа R и S,на которые данные поступают с СИДа, который позволяет коммутировать следующие направления:

· На вход R СИД может коммутировать: выход регистра А, внешнюю шину данных D. Кроме этого он может подавать 0.

· На вход S СИД может подключать выход регистра А, выход регистра В, выход регистра Q, а также 0.

Селектор выходных данных представляет собой двухвходовой коммутатор, который в зависимости от состояния сигналов на входах I8…I6, выдает на шину Y функцию АЛУ (F) или выход канала А РЗУ (А).

АЛУ имеет выход признаков:

· Z – признак нулевого результата

· F3 – старший разряд результата АЛУ, признак отрицательного результата – “1”

· OVR – переполнение АЛУ. Формируется следующим образом:

· OVR= C3 + C4

· C4 – последовательный перенос АЛУ (“1” – перенос из старшего разряда)

· C3 – перенос, передаваемый в старший разряд

Если числа представляются со знаковым разрядом, то при OVR=1 искажается знаковый разряд и результат оказывается ошибочным.

· P и G предназначены для подключения микросхем микропроцессорных секций по схемам с ускоренным переносом.

4. Блок управления (БУ) – организует работу микропроцессорной секции.

I_0-8 – входы управления сигналов

Блок управления преобразует содержимого входа операций I_0-8 микрокоманды в систему управляющих сигналов, под действием которых в узлах МПС выполняются микрооперации.

Микрокоманда выглядит следующим образом:

Таким образом, тип выполняемой АЛУ микрокоманды задается кодом, подаваемым на входы I₀…I₈, причем разряды I₀…I₂ определяют источник входной информации АЛУ, разряды I₃…I₅ - выполняемую функцию, а разряды I₆…I₈ – приемник результата.

Поиск по сайту: