Арифметико-логические устройства

Арифметико-логическим устройством (АЛУ) называется функциональный узел ЭВМ, предназначенный для выполнения арифметических и логических операций по обработке двоичной информации. По сравнению с приборами, работающими по жесткой, наперед заданной программе, арифметико-логические устройства представляют собой устройства более высокого класса. В микропроцессорной технике АЛУ являются базовыми элементами. Они используются в сочетании с регистрами сдвига, ОЗУ и другими устройствами. АЛУ дороже простых микросхем, но благодаря универсальным свойствам применение их в аппаратуре во многих случаях оказывается оправданным.

Основой АЛУ служит сумматор, схема которого дополнена логикой, расширяющей функциональные возможности и обеспечивающей перестройку АЛУ с одной операции на другую, набором регистров и управляющим устройством. Упрощенно схема АЛУ представлена на рис. 11.18. АЛУ имеет входы операндов А и В, входы выбора операций(управляющие сигналы S_i и М), вход переноса С. Выходами АЛУ являются результат операции над операндами F_i, сигнал переноса С₄, дополнительные выходы образования и распространения ускоренного переноса.

Микросхемы АЛУ, принадлежащие к разным видам логик (ТТЛ – 155ИП3; КМОП – 564ИП3), функционально во многом совпадают, в том числе и по разводке выводов. На рис. 11.19 приведено условное изображение микросхемы АЛУ К155ИП3. Эта микросхема выполняет действия с четырехразрядными двоичными словами: А = А₃А₂А₁А₀ и В = В₃В₂В₁В₀. Вид операций задается пятиразрядным кодом установки значений на входах М и S₃S₂S₁S₀. Всего это АЛУ способно выполнить 32 операции (2⁵ = 32). К ним относятся: 16 логических операций (И, И-НЕ, ИЛИ, ИЛИ-НЕ, исключающее ИЛИ и др.) и 16 арифметических или арифметико-логических операций (сложение, вычитание, удвоение, сравнение и ряд других). Операции проводятся с ускоренным переносом. Микросхема имеет вход приема сигнала переноса С₀ (активный сигнал низкого уровня).

На выходах F₀, F₁, F₂, F₃ формируются результаты арифметико-логических преобразований. На выходе С₄ образуется сигнал старшего (пятого) разряда при выполнении арифметических операций (сигнал переноса). Дополни-
тельные выходы – образование ускоренного переноса G и распространение ускоренного переноса Р – используются только при организации многоразрядных АЛУ в сочетании с микросхемами ускоренного переноса К155ИП4.

Слова А и В, подлежащие обработке, могут быть представлены как в положительной, так и в отрицательной логике. В [9, 15] приведены таблицы функциональной зависимости выходов микросхемы К155ИП3 от состояния входов. Таблицы истинности для каждого варианта логики различны.

Старший разряд кода выбора операции (М-вход) определяет характер действий, выполняемых АЛУ. Если М = 1 – АЛУ выполняет логические операции. Если М = 0 – выполняются арифметические и арифметико-логические операции.

Рассмотрим более подробно некоторые операции в положительной логике. При М = 1 выполняются логические функции. Если на входах S₃S₂S₁S₀ код 0000, то в этом случае выполняется логическая функция инвертирования операнда А – данные со входов А передаются на выходы F с инверсией.

Код 0001 – (А V В) с инверсией – поразрядная операция ИЛИ с инверсией над операндами А и В.

Код 0010 – операция И инвертированного операнда А и операнда В.

Код 0011 – нет операции – логический ноль.

Код 0100 – (А Х В) с инверсией – операция И с инверсией.

Код 0101 – инверсия операнда В.

Код 0110 – операция Исключающее ИЛИ.

Код 0111 – операция И над операндами А и инверсией В.

При М = 0 выполняются арифметические операции. Результаты арифметических операций выражены в дополнительном коде. Числа в дополнительном и обратном коде связаны соотношением N_доп = N_обр + 1.

Код 0000 – передача на выход операнда А.

Код 0001 – А + В – операция суммирования без учета переноса.

Код 0010 – (А + ) – операция суммирования операнда А с инверсией операнда В без учета переноса.

Код 0011 – минус 1 (результат арифметической операции представлен в обратном коде).

Код 0100 – (А + А ) – операция суммирования операнда А с конъюнкцией операнда А и инвертированного В.

Например, последнему рассмотренному коду МS₃S₂S₁S₀ = LLHLL (00100) для положительной логики отвечает операция А + А , где А – логическое умножение двух слов. Так, если А = 0010, В = 1101, то А = 0010 и, следовательно, 0010 + 0010 = 0100.

Режим компаратора обеспечивается при М = L и S₃S₂S₁S₀ = LHHL (0110). Когда числа А и В равны, на выходе А = В (вывод 14) формируется сигнал высокого уровня. Если числа не равны, то сигнал на выходе С₄ характеризует соотношение между числами (в положительной логике табл. 11.7).

Таблица 11.7

При операциях над словами большой размерности АЛУ соединяются друг с другом с организацией последовательных или параллельных переносов. При последовательном переносе выход С₄ предыдущей микросхемы соединяют с входом С₀ последующей. При организации параллельного переноса микросхемы 155ИП3 объединяют в сочетании с блоком ускоренного переноса 155ИП4 по схеме, представленной на рис. 11.20.

Рис. 11.20. Увеличение разрядности АЛУ применением

блока ускоренного переноса К155ИП4

Выходы С₁, С₂ и С₃ блока ускоренного переноса – сигналы образования и распространения переноса с учетом переносов соответствующих АЛУ. Если при выполнении арифметических операций к быстродействию не предъявляется высоких требований, то при каскадировании АЛУ схемы ускоренного переноса не применяют.

Поиск по сайту: