Помощничек
Главная | Обратная связь


Археология
Архитектура
Астрономия
Аудит
Биология
Ботаника
Бухгалтерский учёт
Войное дело
Генетика
География
Геология
Дизайн
Искусство
История
Кино
Кулинария
Культура
Литература
Математика
Медицина
Металлургия
Мифология
Музыка
Психология
Религия
Спорт
Строительство
Техника
Транспорт
Туризм
Усадьба
Физика
Фотография
Химия
Экология
Электричество
Электроника
Энергетика

Организация адресного пространства памяти и ввода-вывода. Изолированная и совмещенная адресные пространства



В ЭВМ на основе ОШ возможны два способа организации адресного пространства памяти и ввода- вывода:

-изолированное адресное пространство. Реализовано в ЭВМ типа IBM PC.

-совмещенное адресное пространства памяти и ввода- вывода. Реализовано в ЭВМ фирмы DEC и Motorola.

 

Изолированное адресное пространство памяти и ввода- вывода

В изолированной системе используется раздельная адресация ОП и ПУ, при этом для адресации ОП используются все линии ША, а для адресации ПУ- только их часть, начиная с младших разрядов. Адресацию и обращение к ОП и ПУ в изолированной системе адресного пространства можно пояснить с помощью рисунка 7.1.

 

 

Рисунок 7.1 - Адресация и обращение к адресным пространствам памяти и УВВ процессора Intel 8080 (КР580ВМ80А)

 

Признаком обращения к памяти являются сигналы чтения Чт (MEMR) и записи Зп (MEMW). Соответственно, при обращении к УВВ используются сигналы ввод Вв (IOR) и вывод Выв (IOW), формируемые процессором в шинных циклах ввода-вывода. Для обращения к ОП используются одни команды, для обращения к ПУ- другие, причем последних как правило очень мало (две команды для МП КР580ВМ80А и четыре для МП1816ВМ86). Размеры адресных пространств памяти и УВВ ряда процессоров приведены в таблице 7.1.

 

Таблица 7.1- Размеры адресных пространств памяти и УВВ различных процессоров

Тип процес-сора УВВ Память
Использ. линии ША Объем адр. простран-ства Использ. линии ША Объем адр. простран- ства
580ВМ80А 1821ВМ85   1810ВМ86 Intel80286 Intel80386 Pentium Pentium II A0…A7 A0…A7* A8…A15* A0…A15 ----“----- ----“----- ----“-----   256 байт 256 байт   64 Кбайт ----“----- ----“----- ----“----- ----“----- A0…A15 ----“------   A0…A19 A0…A23 A0…A31 A0...A31 A0...A33 64 Кбайт ----“-----   1 Мбайт 16 Мбайт 4 Гбайт 4 Гбайт 16 Гбайт

- На линии А8…А15 выдаются копии состояния линий A0…A7.

В соответствии с таблицей, размер адресного пространства памяти перечисленных процессоров увеличился с 64 Кбайт до 16 Гбайт. В то же время размер адресного пространства УВВ не превышает 64 Кбайт, из которого в ПК обычно задействован только первый килобайт.

 

Совмещенное адресное пространство памяти и ввода- вывода

В совмещенной системе используется общая адресация ОП и УВВ, при этом регистры УВВ с точки зрения операций записи-чтения идентичны ячейкам ОП. При адресации ПУ и ОП используются все линии ША, но под адресное пространство ОП отводится одна область, а под адресное пространство УВВ- другая область адресного пространства процессора, различающиеся значениями адресов (см. рисунок 7.2).

 

Рисунок 7.2- Адресация и обращение к адресным пространствам памяти и УВВ при совмещенной системе адресных шин

 

Достоинством совмещенного адресного пространство памяти и ввода- вывода является возможность обращения к УВВ с помощью тех же команд, что и к ОП. Недостатками его являются:

- уменьшение адресного пространства памяти;

- усложнение схем дешифрации адреса УВВ.

 

 




Поиск по сайту:

©2015-2020 studopedya.ru Все права принадлежат авторам размещенных материалов.