Общая характеристика шины PCI

PCI (Peripheral Component Interconnect) local bus- шина соединения периферийных компонентов. Она разрабатывалась в расчете на шинный интерфейс процессоров Pentium. В архитектуре ЭВМ эта шина стала центральной, через которую процессор взаимодействует со всеми остальными шинами (см. рисунок 8.7). Первая версия стандарта шины PCI 1.0 появилась в 1992 г., PCI 2.1 - в 1995 г.

Шина PCI является синхронной шиной, в которой фиксация всех сигналов выполняется по нарастающему фронту сигнала синхронизации CLK (см. рисунок 8.4.3). Номинальное значение частоты синхронизации CLK равно 33 МГц. Начиная с версии 2.1 допускается повышение частоты CLK до 66 МГц.

Шина PCI относится к мультиплексированным шинам, в которой для передачи адреса и данных (последовательно во времени) используются одни и те же линии. Номинальная разрядность ШД и ША- 32бита, возможно увеличение их разрядности до 64 бит. При частоте шины 33 МГц пропускная способность шины равна 132 Мбайт/с для 32 разрядной шины и 264 Мбайт/с для 64- битной шины.

Подключенные к шине устройства (функции) представляются процессору непосредственно подключенными к его шине. Им назначаются адреса из адресного пространства памяти или УВВ. Дешифрирование адреса на шине PCI распределено, т.е. выполняется в каждом устройстве. Каждое устройство отвечает только на свой адрес. Спецификация PCI требует перемещаемости всех занимаемых ресурсов в пределах доступного пространства адресации, что обеспечивает их бесконфликтное распределение для многих устройств.

С устройствами PCI процессор может взаимодействовать командами обращения к памяти и портам ввода-вывода, адресованным к областям, выделенным данному устройству при конфигурировании системы. Устройства могут вырабатывать запросы маскируемых и немаскируемых прерываний. Понятие каналов ПДП для шины PCI не вводится, но устройство может выступать в роли задатчика, поддерживая высокопроизводительный обмен с памятью без привлечения процессора. Так может быть реализован обмен в режиме ПДП с устройствами IDE, подключенными к мосту PCI- ISA (см. рисунок 8.5).

Основные сигналы шины

CLK - сигнал синхронизации работы устройств. Является входным сигналом для каждого PCI - устройства. Все сигналы PCI, за исключением RST#, IRQA#, IRQB#, IRQC# и IRQD# фиксируются по нарастающему фронту сигнала CLK.

RST# - сигнал сброса устройств в исходное состояние.

AD[31::00]- сигналы адреса данных. Адрес и данные последовательно во времени выдаются (мультиплексированы) на одни и те же линии шины PCI. Транзакция (обмен) шины состоит из фазы адреса, сопровождаемой одним или большим количеством фаз данных. В течение фазы адреса на линии AD[31::00] выдается физический адрес (32 бита) устройства. В фазе данных на лини AD[31::00] выдаются данные, при этом разряды AD[07::00] содержат младший значащий байт, а AD[31::24] содержат старший значащий байт.

C/BE[3::0]# (Bus Command и Byte Enables)- команды шины и разрешение байта. Сигналы мультиплексированы на одних и тех же линиях шины. Во время фазы адреса транзакции, сигналы C/BE[3::0]# определяет команду шины (смотри раздел 3.1). В течение фазы данных сигналы C/BE[3::0]# используется в качестве сигналов Byte Enable т.е определяют, какие байты действительны, а какие не используются.

FRAME# (Кадр). Активный уровень сигнала означает начало транзакции (с фазы адреса). Снятие сигнала указывает, что последующий цикл передачи данных является последним в транзакции.

IRDY# (Initiator Ready)- готовность инициатора к обмену. Сигнал показывает, что на линиях AD[31::00] присутствуют достоверные данные. При чтении данных сигнал означает готовность мастера к приему данных.

TRDY#( Target Ready )- целевое устройство готово. Показывает способность целевого агента (выбранного устройства) завершить текущую фазу данных транзакции. Используется совместно с сигналом IRDY#. При чтении TRDY# указывает, что на линиях AD[31::00] присутствуют достоверные данные. Во время записи это означает готовность целевого устройства к принятию данных. Циклы ожидания вставляются до тех пор, пока активны оба IRDY# и TRDY#.

DEVSEL# (Device Select )- устройство выбрано. Сигнал показывает, что ЦУ дешифрировало адрес, выданный на шину AD. Используется в качестве ответа ЦУ инициатору обмену на адресованную к нему транзакцию.

INTA#, INTB#, INTC# и INTВ# (Interrupt A…D) – входы запросов прерываний. Активным уровнем сигнала прерывания является лог. 0, при этом для устройств используется выход с открытым коллектором. Переход сигналов INTx# в активное состояние и обратно асинхронно по отношению к сигналу CLK.

REQ# (Request) – запрос. Сигнал показывает арбитру, что данному агенту требуется поработать с шиной. Каждый мастер имеет свой индивидуальный вывод REQ#.

GNT# (Grant)- разрешение. Сигнал показывает агенту, что разрешен доступ к шине. Каждый мастер имеет свой индивидуальный вывод GNT#.

Протокол шины PCI

В каждой транзакции (обмене по шине) участвуют два устройства- инициатор (initiator) обмена, он же мастер (master) или ведущее устройство и целевое (target) устройство (ЦУ), оно же ведомое (slave). Шина PCI все транзакции трактует как пакетные. Каждая транзакция начинается фазой адреса, за которой могут следовать одна или несколько фаз данных (см. рисунок 8.7).

В каждый момент времени шиной может управлять только один мастер, получивший на это право от арбитра шины. Каждый мастер имеет пару сигналов- REQ# для запроса управления шиной и GNT# для подтверждения предоставления управления шиной. Устройство может начинать транзакцию (устанавливать сигнал FRAME# ) только при активном полученном сигнале GNT#. Арбитраж запроса на использование шины выполняет арбитр шины, входящий в состав контроллера шины PCI, в свою очередь входящего в состав чипсета северного моста системной платы ЭВМ.

Для передачи адреса и данных используются общие мультиплексированные линии AD[31::00]. Четыре мультиплексированные линии C/BE[3::0]# обеспечивают кодирование команд в фазе адреса транзакции и разрешение байт в фазе данных. Для начала транзакции инициатор обмена должен активизировать сигнал FRAME# (т.е установить его в лог. 0), вслед за чем выставить на шину AD[31::00] адрес ЦУ, а на линии C/BE[3::0]# - информацию о типе транзакции (команду).

Рисунок 8.7 - Цикл обмена шины PCI

Адресованное ЦУ после дешифрации адреса должно заявить о своем присутствии сигналом DEVSEL#. Для продолжения обмена инициатор должен указать на свою готовность к обмену данными активизацией сигнала IRDY#. Когда к обмену данными будет готово и ЦУ оно должно активизировать сигнал TRDY#. Данные по шине AD могут передаваться только при активных уровнях обеих сигналов IRDY# и TRDY#. С помощью этих сигналов инициатор и ЦУ согласуют свои скорости обмена, вводя такты ожидания.

Транзакции заканчиваются переводом сигналов FRAME# и IRDY# в пассивное состояние (состояние лог.1).

8.5 Контрольные вопросы

1. Перечислите названия шин, входящих в состав системной платы ЭВМ IBM PC/AT 286.

2. Назовите разрядность ША и ШД периферийной шины и шины ISA.

3. Чем обусловлено использование в архитектуре ПК IBM PC/AT 286 четырех шин?

4. Каково назначение ШФ?

5. Какое основное отличие ШФ ША и ШД?

6. Количество кварцевых резонаторов в системной плате IBM PC/AT 286.

7. На каких микросхемах построена подсистема прерываний IBM PC/AT 286.

8. Каково назначение порта B в ЭВМ IBM PC/AT 286.

9. Каково назначение CMOS – памяти .

10. Перечислите названия шин, входящих в состав системной платы ЭВМ IBM PC/AT Pentium.

11. К какому типу шин относится шина PCI?

12. Каково назначение сигналов FRAME# и IRDY#?

13. Количество прерываний, используемых в ЭВМ IBM PC/AT 286?

14. Назначение прерываний IRQ0 и IRQ1?

15. Значения тактовых частот шины PCI?

Поиск по сайту: