Цифровые процессоры на ПЗС-структурах

Цифровые ПЗС предназначены для обработки сигналов в виде дискретных функций, и их можно разделить на структуры для арифметико-логической обработки информации и структуры для хранения информации - запоминающие устройства.

В цифровые ПЗС можно включить регистры сдвига, логические и арифметические устройства, запоминающие устройства. В них информация представляется двумя уровнями зарядов, локализованных в потенциальной яме под затвором. Состояние логической единицы определяется максимальным зарядовым пакетом в яме, состояние логического нуля - отсутствием заряда или величиной фонового заряда. Следует заметить, что цифровые устройства ПЗС являются устройствами динамического типа, т. к. необходима регенерация информации.

К основным аналоговым операциям относятся сложение, вычитание, умножение, умножение на весовой коэффициент, дифференцирование, интегрирование. Операцию аналогового сложения в зарядовой форме можно произвести различными способами, зависящими от конструкции ПЗС. В схемах параллельного сложения зарядовые пакеты величиной Q₁, Q₂ и Q₃, передаются по п-параллельным каналам ПЗС (рис. 4.15, а). Суммирующий элемент должен иметь зарядовую связь с элементами цепочек. Суммирование осуществляется в процессе слияния всех зарядов q, из параллельных цепочек в потенциальную яму суммирующего элемента, т. е.

q₁ + q₂ + ... + q_n = Q_S < С_S(U_ф - U_см), (4.13)

где Q_S - суммарный заряд, который должен уменьшаться в потенциальной яме суммирующего элемента емкостью С_S.

В схеме последовательного сложения между суммирующими последними тактовыми электродами расположен экранирующий электрод, создающий потенциальный барьер и препятствующий обратной передаче зарядов из суммирующего элемента (рис. 4.15, б). На суммирующий затвор подается импульс Ф_S длительность которого больше периода следования тактовых импульсов. На срезе распределения фазы Ф_з, очередной зарядовый пакет перетекает через экранирующий элемент в потенциальную яму суммирующего элемента и складывается с ранее переданными зарядами. Зарядовая емкость суммирующего элемента определяется условием:

(4.14)

Рис. 4.15. Схемы суммирования зарядовых пакетов:

а - параллельный; б - последовательный;

в - на плавающих затворах

Аналогичным способом зарядовые пакеты можно суммировать в плавающей диффузионной области. В каждый элемент поступает определенный зарядовый пакет. На общей шине находится емкостная нагрузка. Используя принцип суперпозиции, можно вычислить изменение потенциала при суммировании зарядового пакета на общей шине нагрузочной емкости.

Полное изменение потенциала при поступлении зарядовых пакетов во все элементы определяется выражением:

.(4.15)

Таким образом, выходной сигнал на плавающей шине будет пропорционален сумме зарядовых пакетов. Этот прием позволяет производить суммирование без разрушения зарядового пакета.

Операцию вычитания аналоговых сигналов можно производить различными способами (рис. 4.16). Одним из способов является формирование пакета заряда, пропорционального разности напряжений на электродах (рис. 4.16, а). В этом случае используются перекрестные связи затворов, которые управляются напряжениями аналоговых сигналов U₁ и U₂. Если U₁ > U₂, то в верхнюю цепочку элементов заряд не поступает вследствие более глубокой потенциальной ямы в первом элементе верхней цепочки по сравнению со второй.

Рис. 4.16. Схемы вычитания зарядовых пакетов:

а - с перекрестными связями; б - с зарядом смещения;

в - на плавающих затворах

Таким образом, после этапа экстракции электроны будут экстрагированы обратносмещенной п⁺-областью истока. В нижнюю цепочку будет введен зарядовый пакет величиной

q₂ = SC(U₁ - U₂), q₁ = 0.(4.16)

Для случая U₁ < U₂заряд вводится только в верхнюю цепочку, т. е.

q₁ = SC_Д(U₂ – U₁), q₂ = 0.(4.17)

Итак, разность двух сигналов (U₂ – U₁) формируется в нижней цепочке, если разность положительная, и в верхней - при отрицательной разности. При считывании сигналов из обеих цепочек можно определить как разность потенциалов U₁ - U₂, так и знак этой разности.

Другой способ предусматривает представление входных сигналов в виде зарядовых пакетов. Разностный сигнал преобразуется в нужную форму: в виде заряда или напряжения (рис. 4.16, б). Во входной элемент инжекции - экстракции вводится фиксированный зарядовый пакет q₀. Этот заряд делится между двумя элементами, затворы которых находятся под напряжением U₁ и U₂.

При достаточно медленном спаде напряжения на шине Ф₂ соблюдаются квазистатические условия передачи. Это означает, что поверхностный потенциал шины Ф₂ и электродов U₁ и U₂ одинаковы и j₁ = j₂. Если

S₁= S₂ = S, (4.18)

q₁ = q₂ = q, (4.19)

то

q₁ =1/2[q₀ + SC_Д(U₁ – U₂)],(4.20)

q₂ =1/2[q₀ + SC_Д(U₂ – U₁)].(4.21)

Таким образом, в верхней и нижней цепочке электродов будут передаваться заряды, отличающиеся от половинного заряда q₀/2 на величину, пропорциональную разности входных сигналов (U₁ - U₂). При считывании выходной сигнал будет смещен относительно среднего уровня, соответствующего q₀/2 (при U₁ = U₂), на величину, пропорциональную (U₂ – U₁).

Операцию вычитания можно реализовать на плавающих затворах (рис. 4.16, в). При этом используется эффект умножения потенциала затвора при передаче зарядового пакета в элемент с плавающим затвором. Если объединить два плавающих затвора и в один вводить заряд q₁, а из другого выводить заряд q₂, то заряд q₁ вызовет понижение потенциала, а выводимый заряд q₂ - повышение потенциала плавающего затвора. Результирующее изменение потенциала плавающей шины будет пропорционально разности зарядовых пакетов, передающихся по верхним и нижним цепочкам.

Операцию дифференцирования можно реализовать путем соединения плавающих затворов двух соседних разрядов (рис. 4.17, а). При этом зарядовый пакет Q_n(nT) из элементов1 экстрагируется и вызывает увеличение потенциала U_A, одновременно в элемент2вводится зарядовый пакет Q_n[(n + 1)T], соответствующий следующей выборке сигнала. На плавающей шине формируется сигнал, пропорциональный разности двух зарядов или производной передаваемого аналогового сигнала.

Операция интегрирования сигнала является обратной операции дифференцирования и осуществляется суммированием (накоплением) зарядовых пакетов.

На ПЗС-структурах выполняют аналогово-цифровые и цифроаналоговые процессоры, мультиплексоры и демультиплексоры.

Мультиплексор, например, служит для временной задержки и накопления информации (рис. 4.17, б). Тактовая частота подбирается таким образом, чтобы задержка между отдельными входами была равна времени перемещения изображения между входными приемниками. При этом происходит когерентное сложение зарядовых пакетов. Важно отметить, что шумы складываются некогерентно.

Логические ячейки и операции могут быть реализованы с помощью комбинации уже рассмотренных устройств, предназначенных для арифметических операций.

Рис. 4.17. Схемы дифференцирования и умножения

сигналов (а) и мультиплексора (б)

Подадим на входные электроды в отдельности или на оба сразу напряжение, соответствующее логической единице. Возникающий зарядовый пакет также будет иметь величину, соответствующую логической единице (рис. 4.18). С любого из входовX₁ илиХ₂ зарядовый пакет, благодаря зарядовой связи перемещается под общий электрод и далее индицируется как логическая единица. Если же логическая единица подается сразу на оба входа, то на общем электроде будет удвоенный заряд. Для преобразования такого удвоенного зарядового пакета в зарядовый пакет, соответствующий логической единице, формируется регулируемый сток заряда. Он отделяется от потенциальной ямы под общим электродом с помощью потенциального барьера в виде ионно-легированной области.

Высота барьера выбирается такой, чтобы в потенциальной яме оставался зарядовый пакет, строго соответствующий логической единице. Стоком является обратносмещенный р-п-переход.

На рис. 4.18, а представлена логическая ПЗС-ячейка, выполняющая операцию логического сложения (ИЛИ).

Логическая ячейка для операции логического умножения (И) строится аналогично ячейке типа ИЛИ. За время действия напряжения фазы Ф₁ потенциальные ямы образуются под электродами D и С. Под электрод С заряд попадает только в том случае, если на оба входа X₁ иХ₂ подаются одновременно зарядовые пакеты, соответствующие логической единице. По окончании действия фазового напряжения Ф₁ начинает действовать напряжение Ф₂. Этим напряжением зарядовый пакет перемещается на выход из-под электрода С, а из-под электрода D переводится в обратносмещенную область и затем экстрагируется. По такому принципу конструируются логические ячейки, выполняющие комбинацию логических функций. Малые размеры логических ячеек позволяют формировать сложные арифметико-логические устройства.

Рис. 4.18. Логические ПЗС-ячейки: а - схема реализации

функции ИЛИ; б - функции И

Поиск по сайту: