методы минимизации ФАЛ

Среди аналитических методов наиболее известным является метод Квайна - МакКласки, среди табличных - метод с применением диаграмм Вейча.

Метод последовательного перебора

Метод последовательного упрощения аналитического выражения

Метод, основанный на применении карт Карно

Метод Квайна

Метод Квайна–Мак-Класки

Метод Л.Т. Мавренкова

Нахождение минимальных ДНФ далее производится по импликантной матрице, как и в методе Квайна. Более подробно рассмотрим метод на примере решения следующей задачи: минимизировать методом Квайна - Мак-Класки булеву функцию f, заданную таблицей истинности.

№ 32 Компаратор-устройство для сравнивания кодов нескольких чисел, в общем случае представляет собой комб. схему с 2 входами и 3 выходами. Выходы: больше, равно, меньше.

В результате результат поступает на один из выходов (сигнал единица)

Уго

№ 30 Шифратор (кодер) — логическое устройство, выполняющее логическую функцию (операцию) — преобразования десятичных чисел, в двоичную с/с..

Двоичный шифратор выполняет логическую функцию преобразования унитарного n-ичного однозначного кода в двоичный. При подаче сигнала на один из n входов (обязательно на один, не более) на выходе появляется двоичный код номера активного входа.

Если количество входов настолько велико, что в шифраторе используются все возможные комбинации сигналов на выходе, то такой шифратор называется полным, если не все, то неполным. Число входов и выходов в полном шифраторе связано соотношением:

Приоритетный шифратор отличается от шифратора наличием дополнительной логической схемы выделения активного уровня старшего входа для обеспечения условия работоспособности шифратора (только один уровень на входе активный). Уровни сигналов на остальных входах схемой игнорируются.

№ 33 Сумматор — устройство, преобразующее информационные сигналы в сигнал, эквивалентный сумме этих сигналов(тупо сложение)

Мы изучили сумматор по модулю 2(проводит сложение по модулю 2, ваш КО), полусумматор (проводит сложение 2 одноразрядных A and B, имеет 2 входа и 2 выхода(выход S and P) с выхода с снимается сигнал суммы по модулю 2, в то время как с выхода P снимается сигнал переноса разряда(ваш КО).

УГО

Полный сумматор-устройство для сложения трех одноразрядных двоичных чисел где P-сигнал переноса из младшего разряда, имеет 3 входа 2 выхода

Уго

№ 35 Триггер (триггерная система) — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов.

2)Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock).

№361)Асинхронные RS-триггеры имеют два информационных входа: вход S для установки 1, вход R для установки 0 и два выхода: прямой и инверсный ,синхронный RS-триггер обычно строится на двух логических элементах И–НЕ либо ИЛИ–НЕ.

2)Состояние триггера характеризуется сигналом на прямом выходе и определяется комбинацией входных сигналов. Например, для установки триггера в состояние 1, т. е. для записи в него 1, необходимо на его входы подать такую комбинацию сигналов, при которой на прямом выходе сигнал будет иметь уровень логической 1, т. е. = 1, = 0.

№ 37 1)RS-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

2)При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в простейших реализациях является запрещённым

№ 38.1)JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное.При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю.

№ 39 1)D-триггер- запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации

№ 43 Регистр сдвига– это регистр с последовательным приёмом и последовательной выдачей информации. Данный регистр имеет один информационный вход и один выход. Все операции в данном регистре осуществляются по сигналу стробирования на входе С (то есть регистр сдвига синхронный). Регистр сдвига, как правило, имеет разрядность, кратную 8. Входом регистра сдвига является вход первого разряда, выходом – выход последнего разряда. Таким образом, состояние выхода регистра сдвига отображает состояние входа, бывшее за n (n – разрядность регистра) тактов сигнала стробирования С до текущего момента времени.

Основное назначение данного регистра – регистр задержки. Информация со входа появляется на выходе с временной задержкой на n периодов сигнала стробирования. Внутренняя структурная схема регистра сдвига приведена на рисунке 30.5, а, УГО на рисунке 30.5, б, временные диаграммы, иллюстрирующие работу регистра сдвига, – на рисунке 30.6.