Якщо робота вбудованого блоку налагодження дозволена конфігураційним бітом OCDEN, то навіть при перекладі мікроконтролера в економічний режим (Power-save) або режим виключення (Power-down) командою sleep основне тактове джерело продовжить роботу. У цьому випадку мікроконтролер буде споживати істотний струм навіть у цих режимах сну. Уникнути цього можна за допомогою одного з трьох способів:
- Скинути конфігураційний біт OCDEN;
- Скинути конфігураційний біт JTAGEN;
- Встановити біт JTD в регістрі MCUCSR.
Після дозволу роботи інтерфейсу JTAG вивід TDO залишається плаваючим доти поки JTAG TAP-контролер не почне зрушувати дані. Якщо пов'язана з виведенням TDO апаратна частина не виконує підтягування потенцілуАЛП до плюса живлення, то споживана потужність збільшиться. Зверніть увагу, що вивід TDI наступного мікроконтролера в сканованеколо містить підтягуючий резистор для уникнення даної проблеми. Запис у біт
JTD регістра MCUCSR лог. 1 призводить до відключення інтерфейсу JTAG.
Сумісність ATmega103 та Atmega8
Atmega8 - мікроконтролер високої складності, де кількість місць розташування введення-виведення становить 64 місця розташування, зарезервованих в наборі інструкцій. Для гарантування зворотної сумісності з ATmega103 всі місця розташування введення-виведення ATmega103 збігаються з Atmega8. Деякі позиції введення-виведення додані в розширений простір введення-виведення, починаючи з адреси $ 60 до $ F, (тобто у внутрішньому
ОЗП ATmega103). Доступ до даних місцерозташувань здійснюється тільки за допомогою інструкцій LD / LDS / LDD і ST / STS / STD, а не за допомогою IN і
OUT. Перерозподіл внутрішнього простору ОЗП може стати проблемою для користувачів ATmega103. Крім того, якщо в коді програми використовуються абсолютні адреси переривань, то це також викличе проблему, тому у Atmega8 збільшено число векторів переривань. Для вирішення цих проблем може використовуватися режим сумісності з ATmega103, для чого необхідно запрограмувати конфігураційний біт M103C. У даному режимі не доступні функції з розширеного простору введення-виведення, т.ч. досягнуто розташування внутрішнього ОЗП як у ATmega103. Також видалені розширені вектори переривань.
Atmega8 повністю сумісний по розташуванню виводів з ATmega103 і може бути встановлений на існуючу плату для ATmega103.
Режим сумісності з ATmega103
Якщо запрограмувати конфігураційний біт M103C, то Atmega8 буде функціонувати в режимі сумісності з ATmega103, налаштовуючи ОЗП, лінії вводу-виводу і вектори переривань як описано вище. Однак, деякі нові функції Atmega8 в цьому режимі стануть недоступними. Дані функції перераховані
нижче:
- Один УСАПП замість двох, тільки асинхронний режим. Доступні тільки 8
молодших розрядів в регістрі швидкості зв'язку;
- Один 16-розр. таймер-лічильник з двома регістрами порівняння замість
двох 16-розр. таймер-лічильників з трьома регістрами порівняння;
- Чи не підтримується двох провідній послідовний інтерфейс;
- Порт C діє тільки на виводи;
- Порт G виконує тільки альтернативні функції;
- Порт F діє тільки як цифрове введення в додаток до вводу АЦП;
- У регістрі MCUCSR присутні тільки EXTRF і PORF;
- Запити на зовнішні переривання 3 - 0 генеруються тільки за рівнем
вхідного сигнала АЛП.
Невикористовувані біти введення-виведення у ATmega103 повинні бути скинуті (запис 0) для гарантування однакового функціонування у складі
Atmega8.
Опис виводів МК
В таблиці 1.4 наведено опис виводів МК.
Таблиця 1.4-Опис виводів МК
VCC
Напруга живлення цифрових елементів
GND
Загальний
Порт A (PA7..PA0)
Порт A - 8-розр. порт двонаправленого введення-виведення з внутрішніми підтягуючими до плюса резисторами (вибираються окремо для кожного розряду). Вихідні буфери порту A мають симетричну вихідну характеристику з однаковими вхідними і вихідними струмами. При введенні, лінії порту А будуть діяти як джерело струму, якщо зовні діє низький рівень і включені підтягуючі резистори. Виводи порту A знаходяться в третьому стані при виконанні умови скидання, навіть якщо синхронізація не запущена. Порт А також виконує деякі спеціальні функції Atmega8.
Порт В (PВ7..PВ0)
Порт B - 8-розр. порт двонаправленого введення-виведення з внутрішніми підтягуючими до плюса резисторами (вибираються окремо для кожного розряду). Вихідні буфери порту В мають симетричну вихідну характеристику з однаковими вхідними і вихідними струмами. При введенні, лінії порта B будуть діяти як джерело струму, якщо зовні діє низький рівень і включені підтягуючи резистори. Виводи порту B знаходяться в третьому стані при виконанні умови скидання, навіть якщо синхронізація не запущена. Порт В також виконує деякі спеціальні функції Atmega8.
Порт C (PC7..PC0)
Порт C - 8-розр. порт двонаправленого введення-виведення з внутрішніми підтягуючими до плюса резисторами (вибираються окремо для кожного розряду). Вихідні буфери порту C мають симетричну вихідну характеристику з однаковими вхідними і вихідними струмами. При введенні, лінії порту C будуть діяти як джерело струму, якщо зовні діє низький рівень і включені підтягує резистори. Виводи порту C знаходяться в третьому стані при виконанні умови скидання, навіть якщо синхронізація не запущена. Порт C також виконує деякі спеціальні функції Atmega8. В режимі сумісності з ATmega103 порт C діє тільки на вивід, а при виконанні умови скидання лінії порту C не переходять в третій стан.
Продовження таблиці1.4
Порт D (PD7..PD0)
Порт D - 8-розр. порт двонаправленого введення-виведення з внутрішніми підтягуючими до плюса резисторами (вибираються окремо для кожного розряду). Вихідні буфери порту D мають симетричну вихідну характеристику з однаковими вхідними і вихідними струмами. При введенні, лінії порту D будуть діяти як джерело струму, якщо зовні діє низький рівень і включені підтягує резистори. Виводи порту D знаходяться в третьому стані при виконанні умови скидання, навіть якщо синхронізація не запущена. Порт D також виконує деякі спеціальні функції Atmega8.
Порт E (PE7..PE0)
Порт E - 8-розр. порт двонаправленого введення-виведення з внутрішніми підтягуючими до плюса резисторами (вибираються окремо для кожного розряду). Вихідні буфери порту E мають симетричну вихідну характеристику з однаковими вхідними і вихідними струмами. При введенні, лінії порту E будуть діяти як джерело струму, якщо зовні діє низький рівень і включені підтягує резистори. Виводи порту E перебувають в третьому стані при виконанні умови скидання, навіть якщо синхронізація не запущена. Порт E також виконує деякі спеціальні функції Atmega8, описуваних далі.
Порт F (PF7..PF0)
Порт F діє як аналоговий ввід аналогово-цифрового перетворювача. Порт F також може використовуватися як 8-розр. порт двонаправленого введення-виведення, якщо АЦП не використовується. До кожної лінії порту може бути підключений вбудований підтягуючий до плюса резистор (вибирається окремо для кожного біта). Вихідні буфери порту F мають симетричну вихідну характеристику з однаковими вхідними і вихідними струмами.
Порт G (PG4..PG0)
Порт G - 5-розр. порт двонаправленого введення-виведення з внутрішніми підтягуючими до плюса резисторами (вибираються окремо для кожного розряду). Вихідні буфери порту G мають симетричну вихідну характеристику з однаковими вхідними і вихідними струмами. При введенні, лінії порту G будуть діяти як джерело струму, якщо зовні діє низький рівень і включені підтягує резистори. Виводи порту G знаходяться в третьому стані при виконанні умови скидання, навіть якщо синхронізація не запущена.
Продовження таблиці1.4
RESET
Вхід скидання. Якщо на цей вхід докласти низький рівень тривалістю більше мінімально необхідної буде генерувати скидання незалежно від роботи синхронізації.
Дія імпульсу меншої тривалості не гарантує генерацію скидання.
XTAL1
Вхід інвертуючого підсилювача генератора і вхід зовнішньої синхронізації.
XTAL2
Вихід інвертуючого підсилювача генератора.
AVCC
Вхід живлення порту F і аналогово-цифрового перетворювача. Він повинен бути зовні пов'язаний з VCC, навіть якщо АЦП не використовується. При використанні АЦП цей вивід пов'язаний з VCC через фільтр низьких частот.
