 |
|
|
Архитектура Астрономия Аудит Биология Ботаника Бухгалтерский учёт Войное дело Генетика География Геология Дизайн Искусство История Кино Кулинария Культура Литература Математика Медицина Металлургия Мифология Музыка Психология Религия Спорт Строительство Техника Транспорт Туризм Усадьба Физика Фотография Химия Экология Электричество Электроника Энергетика |
Арифметические устройства ⇐ ПредыдущаяСтр 4 из 4
Сумматоры Сумматор по модулю 2 — цифровой узел с m входами и одним выходом, работающий в соответствии со следующим правилом: сигнал 1 появляется на его выходе всякий раз, когда в наборе входных сигналов содержится нечетное число 1. Поэтому этот узел еще называют схемой проверки на четность Условное обозначение сумматора по модулю 2 представлено на рис.1
В частном случае при числе входов, равном 2, сумматор по модулю 2 выполняет функцию логического элемента “Исключающее ИЛИ”: на выходе 1 будет только при 1 на одном из входов. Условное обозначениеэлемента “Исключающее ИЛИ” и его реализация на элементах И-НЕ представлены на
Суммирование по модулю 2, как логическая операция, очень часто встречается на практике, поэтому ей присвоено специальное обозначение + Например, y=x1 + x2 + x3 Полусумматор — это узел, имеющийдва входа и два выхода и выполняющий операцию арифметического сложения двух одноразрядных чисел А и В в соответствии со следующим правилом: при любых наборах сигналов А и В на выходе сигнала суммы S формируется результат сложения по модулю 2, на выходе сигнала переноса Р во всех случаях будет 0, кроме А=В=1, когда Р'=1. Таблица истинности представлена в табл. 1
табл.1
Полный одноразрядный сумматор выполняет операцию арифметического сложения двух одноразрядных чисел Ai и Bi с учетом переноса из предыдущего младшего разряда Pi-1. Он имеет три входа и два выхода для сигнала суммы Si, и сигнала переноса Рi. и пример реализации полного сумматора представлены на рисунке
Таблица истинности для сложения двух 2-х разрядных чисел, используемая модуль с полными одноразрядными сумматорами
Одноразрядный субтрактор ( от английского subtract - вычитать) - это схема, выполняющая арифметическое вычитание двух бит А и В и “занимающая” бит Bii Вычитание сводится к сложению дополнительного кода вычитаемого, т.е. отрицательного числа. А - В = А + (-В) Дополнительным кодом двоичного числа X в N-разрядной ячейке является число, дополняющее его до значения 2N/ Получить дополнительный код можно следующим путем а)записать внутренне представление положительного числа X б) инвертируется двоичный код числа (заменяем 0 на 1 и 1 на 0) в) к полученному числу добавляем единицу пример.
1 выходит за пределы 8-разрядной сетки и исчезает "0" в старшем (8)разряде свидетельствует о знаке "+" числа: "1" - соответствует знаку "минус" Когда на управляющую шину подается логический 0 (Add/Ssub=0), схема производит сложение Когда на управляющую шину подается логическая 1 (Add/Ssub=1), схема производит вычитание
Поиск по сайту: |
