- процессор цифровой обработки сигналов (ЦОС) (DSP- digital signal processor).
Типовая структура процессора и основной памяти
А
Д
У
Операционная часть {Qj} Управляющая часть {Qi} Память
АЛУ Внутренние Рг РАП
{У j } {Уi}
РОНы Рг СС РДП
ПСч Накопитель
Рг команд Контроллер памяти
Рг УиС
ДешКОПиРА
ФормировательУС
ЦП ГТ
Типовая структура центральной части ЭВМ – процессора и основной памяти представлена на рис. 2.1.
Рис. 2.1
На схеме, показанной на рис. 2.1, использованы следующие компоненты процессора и памяти:
· АЛУ – арифметико-логическое устройство выполняет операции по обработке данных;
· РОНы – регистры общего назначения (от 8 до нескольких сотен штук) – сверхбыстрая память малой емкости для хранения операндов;
· Рг СС – регистр слова состояния. Содержит текущее состояние процессора, в который входит уровень приоритета текущей программы, биты условий {Qj}завершения последней команды, режим обработки текущей команды. Возможны следующие режимы обработки (в порядке возрастания уровня приоритета):
- User Mode – режим пользователя; в этом режиме не могут выполнятся системные команды (команды изменения состояния процессора и команды ввода-вывода);
- SuperVisor Mode – режим супервизора; обеспечивается выполнение всех команд ввода- вывода;
- Kernel Mode – режим ядра; в нем возможно выполнение всех команд процессора;
· ПСч – программный счетчик. Содержит адрес текущей команды и автоматически наращивается для подготовки адреса следующей команды (исключение составляет команда перехода);
· Рг Команд – регистр команд. Содержит код исполняемой в данный момент команды;
· ДешКОПиРА – дешифратор кода операции и режимов адресации;