 |
|
|
Архитектура Астрономия Аудит Биология Ботаника Бухгалтерский учёт Войное дело Генетика География Геология Дизайн Искусство История Кино Кулинария Культура Литература Математика Медицина Металлургия Мифология Музыка Психология Религия Спорт Строительство Техника Транспорт Туризм Усадьба Физика Фотография Химия Экология Электричество Электроника Энергетика |
Внеочередное выполнение команд
Положив в буфер команды, проводим анализ зависимостей и пытаемся загрузить конвейер теми операциями, которые не зависят от предыдущих (это делает процессор). Механизмы:
Производительность можно повысить, сделав АЛУ многофункциональным. Если сделать отдельные функциональные элементы для сложения, вычитания, умножения и деления, то схемы становятся проще, а система будет работать быстрее. Производительность конвейеров
m - число ступеней. Векторно-конвейерные вычислители Циклы вызывают накладные расходы на скалярных вычислителях - эффективнее векторно-конвейерных. Например, векторная команда сложения VADD(B,C,A,N). Векторный вычислитель, выполняющий такие команды, будет вырабатывать результаты на каждом такте. В таком вычислителе имеется один (или небольшое число) конвейерный процессор, выполняющий векторные команды путем засылки элементов векторов в конвейер с интервалом, равным длительности прохождения одной стадии обработки. Скорость вычислений зависит только от длительности стадии и не зависит от задержек в процессоре в целом. Конвейер для однотипных операций дешевле и быстрее. Для их совместной работы используется принцип зацепления конвейеров. Конвейерная обработка команд
Конвейерные конфликты
9. Конфликты в конвейере и способы их разрешения.
Конфликты - это такие ситуации в конвейерной обработке, которые препятствуют выполнению очередной команды в предназначенном для нее такте. Конфликты делятся на три группы:
Структурные конфликты возникают в том случае, когда аппаратные средства процессора не могут поддерживать все возможные комбинации команд в режиме одновременного выполнения с совмещением. Причины структурных конфликтов. 1. Не полностью конвейерная структура процессора, при которой некоторые ступени отдельных команд выполняются более одного такта. Эту ситуацию можно было бы ликвидировать двумя способами. Первый предполагает увеличение времени такта до такой величины, которая позволила бы все этапы любой команды выполнять за один такт. Однако при этом существенно снижается эффект конвейерной обработки, так как все этапы всех команд будут выполняться значительно дольше, в то время как обычно нескольких тактов требует выполнение лишь отдельных этапов очень небольшого количества команд. Второй способ предполагает использование таких аппаратных решений, которые позволили бы значительно снизить затраты времени на выполнение данного этапа (например, использовать матричные схемы умножения). Но это приведет к усложнению схемы процессора и невозможности реализации на этой БИС других, функционально более важных, узлов. 2. Недостаточное дублирование некоторых ресурсов. Борьба с конфликтами такого рода проводится путем увеличения количества однотипных функциональных устройств, которые могут одновременно выполнять одни и те же или схожие функции Конфликты по управлению возникают при конвейеризации команд переходов и других команд, изменяющих значение счетчика команд. Наиболее эффективным методом снижения потерь от конфликтов по управлению служит предсказание переходов. Суть данного метода заключается в том, что при выполнении команды условного перехода специальный блок микропроцессора определяет наиболее вероятное направление перехода, не дожидаясь формирования признаков, на основании анализа которых этот переход реализуется. Процессор начинает выбирать из памяти и выполнять команды по предсказанной ветви программы. Однако так как направление перехода может быть предсказано неверно, то получаемые результаты с целью обеспечения возможности их аннулирования не записываются в память или, а накапливаются в специальном буфере результатов. Методы предсказания переходов делятся на статические и динамические. При использовании статических методов до выполнения программы для каждой команды условного перехода указывается направление наиболее вероятного ветвления. Это указание делается или программистом с помощью специальных средств, имеющихся в некоторых языках программирования, по опыту выполнения аналогичных программ либо результатам тестового выполнения программы, или программой-компилятором по заложенным в ней алгоритмам. Методы динамического прогнозирования учитывают направления переходов, реализовывавшиеся этой командой при выполнении программы. Например, подсчитывается количество переходов, выполненных ранее по тому или иному направлению, и на основании этого определяется направление перехода при следующем выполнении данной команды. Конфликты по данным возникают в случаях, когда выполнение одной команды зависит от результата выполнения предыдущей команды. При обсуждении этих конфликтов будем предполагать, что команда i предшествует команде j. Существует несколько типов конфликтов по данным. 1. Конфликты типа RAW ( Read After Write ): команда j пытается прочитать операнд прежде, чем команда i запишет на это место свой результат. При этом команда j может получить некорректное старое значение операнда. Пусть выполняемые команды имеют следующий вид: i) ADD R1,R2; R1 = R1+R2i+1=j) SUB R3,R1; R3 = R3-R1Команда i изменит состояние регистра R1 в такте 5. Но команда i+1 должна прочитать значение операнда R1 в такте 4. Если не приняты специальные меры, то из регистра R1 будет прочитано значение, которое было в нем до выполнения команды i. Уменьшение влияния конфликта типа RAW обеспечивается методом обхода (продвижения) данных. В этом случае результаты, полученные на выходах исполнительных устройств, помимо входов приемника результата передаются также на входы всех исполнительных устройств микропроцессора. Если устройство управления обнаруживает, что данный результат требуется одной из последующих команд в качестве операнда, то он сразу же, параллельно с записью в приемник результата, передается на вход исполнительного устройства для использования следующей командой. Конфликты типа RAW обусловлены именно конвейерной организацией обработки команд. Главной причиной двух других типов конфликтов по данным является возможность неупорядоченного выполнения команд в современных микропроцессорах, то есть выполнение команд не в том порядке, в котором они записаны в программе. 2. Конфликты типа WAR ( Write After Read ): команда j пытается записать результат в приемник, прежде чем он считается оттуда командой i, При этом команда i может получить некорректное новое значение операнда: i) ADD R1,R2i+1 =j) SUB R2,R3Этот конфликт возникнет в случае, если команда j вследствие неупорядоченного выполнения завершится раньше, чем команда i прочитает старое содержимое регистра R2. 3. Конфликты типа WAW ( Write After Write ): команда j пытается записать результат в приемник, прежде чем в этот же приемник будет записан результат выполнения команды i, то есть запись заканчивается в неверном порядке, оставляя в приемнике результата значение, записанное командой i: i) ADD R1,R2 . . .j) SUB R1,R3Устранение конфликтов по данным типов WAR и WAW достигается путем отказа от неупорядоченного исполнения команд, но чаще всего путем введения буфера восстановления последовательности команд.
10. Классификация вычислительных систем Флинна.
В 1966 г. М.Флинном (Flynn) был предложен чрезвычайно удобный подход к классификации архитектур вычислительных систем. В его основу было положено понятие потока, под которым понимается последовательность элементов, команд или данных, обрабатываемая процессором. Она базируется на понятиях двух потоков: команд и данных. На основе числа этих потоков выделяется четыре класса архитектур: 1. SISD (Single Instruction Single Data) - единственный поток команд и единственный поток данных. По сути дела это классическая машина фон Неймана. К этому классу относятся все однопроцессорные системы. 2. SIMD (Single Instruction Multiple Data) - единственный поток команд и множественный поток данных. Типичными представителями являются матричные компьютеры, в которых все процессорные элементы выполняют одну и ту же программу, применяемую к своим (различным для каждого ПЭ) локальным данным. Некоторые авторы к этому классу относят и векторно-конвейерные компьютеры, если каждый элемент вектора рассматривать как отдельный элемент потока данных. 3. MISD (Multiple Instruction Single Date) - множественный поток команд и единственный поток данных. М. Флинн не смог привести ни одного примера реально существующей системы, работающей на этом принципе. Некоторые авторы в качестве представителей такой архитектуры называют векторно-конвейерные компьютеры, однако такая точка зрения не получила широкой поддержки. 4. MIMD (Multiple Instruction Multiple Date) - множественный поток команд и множественный поток данных. К этому классу относятся практически все современные многопроцессорные системы.
11. Классификация вычислительных систем Джонсона.
MIMD (Multiple Instruction Multiple Data): разные потоки инструкций оперируют различными данными. Это системы наиболее общего вида, поэтому их проще всего использовать для решения различных параллельных задач. MIMD-системы, в свою очередь, принято разделять (классификация Джонсона) на · системы с общей памятью (Системами с общей памятью называют системы, в которых несколько процессоров имеют общую оперативную память. Чаще всего встречающиеся системы этого типа — компьютеры с многоядерными процессорами). Плюсы: Не требуется обмен данными, просто писать программ, Компактность систем. Минусы: Проблема совместного доступа к памяти, Проблема синхронности кэшей, медленного обращения к оперативной памяти, Проблема масштабируемости. · системы с распределенной памятью (Система содержит несколько процессоров, каждый имеет свою оперативную память. Для обеспечения обмена информацией процессоры соединены каналами связи). Плюсы: Простота и дешевизна построения, Эффективное решение задач, требующих малого обмена данными, Возможность решать задачи, требующие очень больших объёмов оперативной памяти, Возможность масштабирования. Минусы: Проблема обмена данными, Сложное программирование, Большой размер систем и большое энергопотребление. · системы с неоднородным доступом к памяти (NUMA) — в которых доступ к памяти других вычислителей существует, но он значительно медленнее, чем доступ к «своей» памяти.
12. Архитектура VLIW.
VLIW - это набор команд, реализующий горизонтальный микрокод. Несколько (4-8) простых команд упаковываются компилятором в длинное слово. Такое слово соответствует набору функциональных устройств. VLIW-архитектуру можно рассматривать как статическую суперскалярную архитектуру, поскольку распараллеливание кода производится на этапе компиляции, а не динамически во время исполнения. То есть в машинном коде VLIW присутствует явный параллелизм.
Выделение в архитектуре VLIW компонентов командного слова, управляющих отдельными блоками МП, вводит явный параллелизм на уровне команд. Задача обеспечения эффективного распараллеливания работы отдельных блоков возлагается при этом на компилятор, который должен сгенерировать машинные команды, содержащие явные указания на одновременное исполнение операций в разных блоках. Таким образом, достижение параллелизма, обеспечиваемое в современных суперскалярных RISC-процессоров их аппаратурой, в VLIW возлагается на компилятор. Очевидно, что это вызывает сложные проблемы разработки соответствующих компиляторов. При этом распараллеливание работы между ФУ в EPIC происходит статически при компиляции, в то время как современные суперскалярные RISC-процессоры осуществляют это динамически.
Подход VLIW сильно упрощает архитектуру процессора, перекладывая задачу распределения вычислительных устройств на компилятор. Поскольку отсутствуют большие и сложные узлы, сильно снижается энергопотребление. В то же время, код для VLIW обладает невысокой плотностью. Из-за большого количества пустых инструкций для простаивающих устройств программы для VLIW-процессоров могут быть гораздо длиннее, чем аналогичные программы для традиционных архитектур. Архитектура VLIW выглядит довольно экзотической и непривычной для программиста. Из-за сложных внутренних зависимостей кода, программирование на уровне машинных кодов для VLIW-архитектур человеком вручную является достаточно сложным. Приходится полагаться на оптимизацию компилятора.
13. Что такое архитектура ЭВМ? Что к ней относится? Под архитектурой ЭВМ понимают наиболее общие принципы построения вычислительных систем, реализующие программное управление работой и взаимодействие основных функциональных узлов. К архитектуре относят: • структуру памяти ЭВМ; • способы доступа к памяти и внешним устройствам; • возможности изменения конфигурации компьютера; • систему команд; • форматы данных; • организацию интерфейса.
Классические принципы построения архитектуры ЭВМ Дж. фон Неймана: • использование двоичной системы представления данных; • принцип хранимой программы; • принцип последовательного выполнения операций; • принцип произвольного доступа к ячейкам оперативной памяти. В ходе эволюции ЭВМ, с созданием микропроцессоров, с появлением интеллектуальных контроллеров совершён переход к шинной архитектуре ЭВМ. Процессор перестал быть центром конструкции, стало возможным реализовывать прямые связи между устройствами.
14. Назначение, функции и структура системной платы персонального компьютера Системная плата - это сложная многослойная печатная плата, на которой устанавливаются основные компоненты персонального компьютера (центральный процессор, контроллер ОЗУ и собственно ОЗУ, загрузочное ПЗУ, контроллеры базовых интерфейсов ввода-вывода). Объединяющим звеном в компьютере, включающим процессор, память, всевозможные устройства расширения для всех этих компонентов является системная плата, на которой располагаются процессор и обслуживающие его контроллеры, память, слоты расширения системной шины, контроллеры внешних устройств. Системная плата задает, с одной стороны, фундаментальные параметры компьютера (тип процессора и памяти), определяющие возможный уровень производительности, а с другой - практические (форм-фактор, количество слотов расширения, наличие интегрированных устройств), определяющие потребительские свойства и возможную сферу применения.
15. Назначение и функции набора микросхем системной логики.
Чипсет – это набор микросхем системной логики. Набор микросхем, в свою очередь, является соединением процессора с различными компонентами компьютера. Процессор не может взаимодействовать с памятью, платами адаптера и различными устройствами без помощи наборов микросхем. Набор микросхем управляет интерфейсом или соединениями процессора с различными компонентами компьютера. Поэтому он определяет в конечном счете тип и быстродействие используемого процессора, рабочую частоту шины, скорость, тип и объем памяти. В сущности, набор микросхем относится к числу наиболее важных компонентов системы, даже, наверное, более важных, чем процессор.
16. Назначение и функции оперативной памяти. Память RAM - это массив кристаллических ячеек, способных сохранять данные. Она используется для оперативного обмена информацией (командами и данными) между процессором, внешней памятью и периферийными системами. Из нее процессор берет программы и данные для обработки, в нее записываются полученные результаты. Название "оперативная" происходит от того, что она работает очень быстро и процессору не нужно ждать при считывании данных из памяти или записи. Однако, данные сохраняются лишь временно при включенном компьютере, иначе они исчезают. 1.1 Память динамического типа (англ. DRAM (Dynamic Random Access Memory)) 1.2 Память статического типа (англ. SRAM (Static Random Access Memory)) 17. Варианты связи оперативной памяти с остальными частями персонального компьютера. Достоинства и недостатки. 90% работы процессора связано с оперативной памятью. Он берет оттуда данные, обрабатывает их и отсылает обратно в память. Кроме этого, сам процессор имеет собственную память, называемую регистрами. Существует несколько типов адресации. Начнем с непосредственной адресации – это клинический случай, когда вместо адреса операнда в команде указывается сам операнд (правда, если он представляет целое число). Выбрав из памяти код операции, процессору уже нет необходимости лезть опять в память за самим операндом, ведь он передается вместе с КОП.
Но такое не всегда бывает. Если в команде указан полный адрес ячейки, где лежат необходимые данные, то это уже полный или абсолютный тип адресации.
Кроме этого, в поле адреса операнда может быть указан адрес или регистра или ячейки памяти, в которой лежит то же адрес, по которому можно найти ячейку с нужным операндом.
Такой способ адресации называться косвенным. При косвенной адресации количество ячеек с адресами других ячеек может быть несколько (цепочка).
Количество звеньев (или ступеней перехода) называется глубиной косвенной адресации.
18. Память с произвольным доступом. Виды RAM, их достоинства и недостатки. Память динамического типа (англ. DRAM (Dynamic Random Access Memory)) Основная статья: DRAM Экономичный вид памяти. Для хранения разряда (бита или трита) используется схема, состоящая из одного конденсатора и одного транзистора (в некоторых вариациях конденсаторов два). Такой вид памяти решает, во-первых, проблему дороговизны (один конденсатор и один транзистор дешевле нескольких транзисторов) и во-вторых, компактности (там, где в SRAM размещается один триггер, то есть один бит, можно уместить восемь конденсаторов и транзисторов). Есть и свои минусы. Во-первых, память на основе конденсаторов работает медленнее, поскольку если в SRAM изменение напряжения на входе триггера сразу же приводит к изменению его состояния, то для того чтобы установить в единицу один разряд (один бит) памяти на основе конденсатора, этот конденсатор нужно зарядить, а для того чтобы разряд установить в ноль, соответственно, разрядить. А это гораздо более длительные операции (в 10 и более раз), чем переключение триггера, даже если конденсатор имеет весьма небольшие размеры. Второй существенный минус — конденсаторы склонны к «стеканию» заряда; проще говоря, со временем конденсаторы разряжаются. Причём разряжаются они тем быстрее, чем меньше их ёмкость. За то, что разряды в ней хранятся не статически, а «стекают» динамически во времени, память на конденсаторах получила своё название динамическая память. В связи с этим обстоятельством, дабы не потерять содержимое памяти, заряд конденсаторов для восстановления необходимо «регенерировать» через определённый интервал времени. Регенерация выполняется центральным микропроцессором или контроллером памяти, за определённое количество тактов считывания при адресации по строкам. Так как для регенерации памяти периодически приостанавливаются все операции с памятью, это значительно снижает производительность данного вида ОЗУ. [править] Память статического типа (англ. SRAM (Static Random Access Memory)) Основная статья: SRAM (память) ОЗУ, которое не надо регенерировать (и обычно схемотехнически собранное на триггерах), называется статической памятью с произвольным доступом или просто статической памятью. Достоинство этого вида памяти — скорость. Поскольку триггеры собраны на вентилях, а время задержки вентиля очень мало, то и переключение состояния триггера происходит очень быстро. Данный вид памяти не лишён недостатков. Во-первых, группа транзисторов, входящих в состав триггера, обходится дороже, даже если они вытравляются миллионами на одной кремниевой подложке. Кроме того, группа транзисторов занимает гораздо больше места, поскольку между транзисторами, которые образуют триггер, должны быть вытравлены линии связи. Используется для организации сверхбыстрого ОЗУ, критичного к скорости работы.
19. Основные временные задержки, определяющие производительность модуля памяти. Нотация w-x-y-z-T. Модули DDR часто описываются, используя специальную нотацию: w-x-y-z-T.
w CL CAS Latency, CAS - это количество тактов от момента запроса данных до их считывания с модуля памяти. Одна из важнейших характеристик модуля памяти, определяющая ее быстродействие. Чем меньше значение CL, тем быстрее работает память.
x tRCD
y tRP Row Precharge Delay - параметр, определяющий время повторной выдачи (период накопления заряда, подзаряд) сигнала RAS, т.е. время, через которое контроллер памяти будет способен снова выдать сигнал инициализации адреса строки. z tRAS T Tx - Command Rate
20. Назначение и функции кэш-памяти ЦПУ. Обоснование возможности применения кэш-памяти. Память SRAM делается недоступной и прозрачной для пользователя, а её администрирование возлагается на процессор. При таком решении SRAM используется для создания временных копий (КЭШа) данных из основной памяти, которые с большой вероятностью будут использованы процессором. Для того, чтобы эффективно организовать работу кэш-памяти, необходимо определить, что должно кэшироваться в каждый момент времени. Т.к. не все данные рабочего пространства пользователя используются в заданный момент времени, можно использовать временное замещение некоторых данных в кэше другими данными. Возможно, такое замещение можно выполнить еще до того момента, как данные потребуются. Механизм упреждающего чтения позволил бы снизить стоимость доступа к памяти. С использование таких стратегий позволили бы сделать кэш будет работать эффективно. На эффективность использования программой кэш-памяти также может повлиять программист. 21. Инклюзивная и эксклюзивная кэш-память. Многоуровневая кэш-память бывает эксклюзивной и инклюзивной. В эксклюзивной кэш-памяти одна и та же линейка может находиться только на одном уровне кэша. В инклюзивной кэш-памяти линейка, присутствующая в одном кэше, должна присутствовать в кэше следующего уровня. В случае эксклюзивной кэш-памяти для того, чтобы загрузить в кэш новую линейку необходимо освободить под неё место. Вытеснение из L1d продвигает линейку в кэш L2 (в котором размер линейки такой же, как и в L1). Для этого нужно освободить место в кэше L2. Если есть третий уровень кэша, то линейка из L2 продвигается в L3, и т.д., пока не будет записана в основную память. Каждое продвижение (из L1 в L2, из L2 в L3 и т.д.) становится всё более затратным по времени. Такой тип кэш-памяти используется в процессорах AMD и VIA. В случае инклюзивной кэш-памяти продвижение из L1d в L2 происходит намного быстрее. Такой тип памяти используется в процессорах Intel.
Преимущества инклюзивного кэша: Занятие №2 • быстрое вытеснение из L1d Недостатки: • хранение одинаковых данных в L1d и L2 • при загрузке линейки необходимо загружать её в L1d и в L2
Преимущества эксклюзивного кэша: • быстрая загрузка линейки в L1d Недостатки: • медленное вытеснение из L1d
22. Проблема когерентности кэшей в многоядерных/многопроцессорных SMP-системах. Управление кэшами осуществляется центральным процессором, т.к. модель памяти, определённая для данной архитектуры, не изменяется. В SMP-системах кэши ЦПУ не могут работать независимо друг от друга. Все процессоры должны "видеть" одно и то же содержимое память в каждый момент времени. Проблема (maintenance) однородности памяти в этом случае называется когерентностью кэшей. Если бы процессор обращался только к своему кэшу и к оперативной памяти, то он бы не увидел содержимое грязных линеек кэша других процессоров. Обеспечение прямого доступа к кэшу одного процессора из другого процессора было бы очень дорогостоящим и стало бы узким местом в системе. Вместо этого процессор в SMP-системе определяет, когда другим процессорам требуется прочитать или записать данные в свои линейки кэша.
23. Полностью ассоциативная кэш-память. Возможно реализовать кэш, в котором каждая линейка могла бы хранить любую область памяти. Такой кэш называется полностью ассоциативным кэшем. Для достука к линейке кэша просессор должен сравнить теги для каждой линейки каждого кэша с тэгом запрашиваемой области памяти. Тэг в этом случае состоит из полного адреса, смещение отсутствует (S=0). Такие кэши существуют, но в случае кэша L2 такая схема не практична. Для кэша размером 4 Мб с размером линейки 64 байт кэш имел бы 65536 линеек. Для достижения приемлемой производительности логика кэша должна обеспечивать сравнение тэгов всех линеек с заданным и выбор нужной ячейки за несколько циклов ЦПУ. Реализация кэша такого типа с таким размером очено сложна.
Для каждой линейки компаратор должен ставнить значение тэга. Тэг имеет большой размер, т.к. S=0. Буква над каждой связью означает размер значения в битах. Если буквы не указано, то размер значения равен 1 бит. Каждый компаратор должен сравнить 2 T-битных значения. Затем, в зависимости от результата, нужная линейка кэша выбирается и делается доступной. Для этого требуется объединить столько наборов данных из O бит, сколько есть cache buckets. Число транзисторов, требуемое для реализации одного компаратора, велико, особенно, если требуется высокое быстродействие. Итеративные компараторы в данном случае не годятся. Единственный способ уменьшения числа компараторов - это использование итеративного сравнения тэгов. Данный способ также не подходит из-за низкого быстродействия.
Полностью ассоциативные кэши используются в кэшах малого размера (например, кэш TLB в некоторых процессорах Intel). Размер полностью ассоциативных кэшей – несколько десятков элементов.
24. Кэш-память прямого отображения. Второй крайний случай - это кэш прямого отображения. Упрощение структуры кэша заключается в ограничении поиска. Все линейки кэша нумеруются, старшие биты используются в качестве тэга. Для кэша размером 4 Мб с размером линейки 64 байт с 65536 линейками можно напрямую адресовать каждую запись, используя биты с 6 по 21 (16 бит). Младшие 6 бит - это индекс в линейке кэша. Старшие - тэг. Для поиска в таком кэше выбирается линейка с индексом S и затем сравниваются тэги. Если тэги совпадают, то фиксируется попадание, иначе - промах.
Такой тип кэш-памяти быстрый и относительно просто реализуемый. Для реализации требуется один компаратор, один мультиплексор (в примере 2, т.к. тэг и данные разделены, но структуру не сложно переделать) и логика для выборки содержимого нужной линейки. Сложность изготовления компаратора зависит от требований к быстродействию, но он всего один, поэтому можно сделать его достаточно сложным. Самый сложный элемент в такой схеме - мультиплексор. Число транзисторов в обычном мультиплексоре пропорционально O(logN), где N - число линеек кэша; но обычный мультиплексор может работать медленно. Для повышения скорости работы можно использовать более сложную логику с большим числом транзисторов, чтобы распараллелить скорость работы мультиплексора и увеличить общую скорость работы памяти. При увеличении размера кэша общее число транзисторов растёт медленно, что является большим преимуществом такого типа памяти. Но у такой памяти есть существенный недостаток: кэш хорошо работает только в том случае, если адреса, используемые программой, равномерно распределены по смещениям внутри условных страниц. В таком кэше не могут храниться линейки с одинаковыми смещениями внутри условных страниц, иначе линейку необходимо будет перезагружать.
25. Наборно-ассоциативная кэш-память. Чтобы объединить достоинства полностью ассоциативного кэша и кэша прямого отображения был разработан ассоциативный кэш с множественным доступом. Рисунок показывает структуру такого кэша. Хранилища тегов и данных разделены на группы, которые выбираются по адресу (как в кэше прямого отображения), а каждая группа содержит несколько значений (которые выбираются как в полностью ассоциативном кэше). Сравнение тэгов для всех множеств происходит параллельно (как в полностью ассоциативном кэше).
В результате получается кэш может хранить несколько линеек с одинаковым индексом, и в то же время размер кэша не ограничен жёстко числом компараторов, которые должны работать параллельно. Число наборов в таком кэше называется ассоциативностью. Оно показывает, сколько в таком кэше можно хранить линеек с одинаковым индексом. Для увеличения размера кэша нужно увеличить число столбцов. Для увеличения ассоциативности необходимо увеличить число строк.
1. Базовые топологии ЛВС. Достоинства и недостатки. Области применения. В настоящее время в локальных сетях используются следующие физические топологии: физическая "шина" (bus); Данная топология применяется в локальных сетях с архитектурой Ethernet (классы 10Base-5 и 10Base-2 для толстого и тонкого коаксиального кабеля соответственно). · отказ одного из узлов не влияет на работу сети в целом; · сеть легко настраивать и конфигурировать; · сеть устойчива к неисправностям отдельных узлов. · разрыв кабеля может повлиять на работу всей сети; · ограниченная длина кабеля и количество рабочих станций; · трудно определить дефекты соединений
физическая “звезда” (star); · Преимущества сетей топологии звезда: · легко подключить новый ПК; · имеется возможность централизованного управления; · сеть устойчива к неисправностям отдельных ПК и к разрывам соединения отдельных ПК. · отказ хаба влияет на работу всей сети; · большой расход кабеля; физическое “кольцо” (ring); В сети с топологией типа физическое кольцо используется маркерный доступ, который предоставляет станции право на использование кольца в определенном порядке. Логическая топология данной сети - логическое кольцо. физическая "звезда" и логическое "кольцо" (Token Ring). Физически такая сеть построена по типу топологии “звезда”. Преимущества сетей топологии Token Ring: · топология обеспечивает равный доступ ко всем рабочим станциям; · высокая надежность, так как сеть устойчива к неисправностям отдельных станций и к разрывам соединения отдельных станций.
2. Эталонная модель OSI. Примеры протоколов для каждого уровня модели.
7 Прикладной напр., HTTP, SMTP, SNMP, FTP, Telnet, SSH, SCP, SMB, NFS, RTSP, BGP 6 Представления напр., XDR, AFP, TLS, SSL 5 Сеансовый напр., ISO 8327 / CCITT X.225, RPC, NetBIOS, PPTP, L2TP, ASP 4 Транспортный напр., TCP, UDP, SCTP, SPX, RTP, ATP, DCCP, GRE 3 Сетевой напр., IP, PPP, ICMP, IGMP, CLNP, OSPF, RIP, IPX, DDP, ARP, RARP 2 Канальный напр., Ethernet, Token ring, HDLC, X.25, Frame relay, ISDN, ATM, MPLS 1 Физический:IEEE 802.15 (Bluetooth), IRDA, EIA RS-232, EIA-422, EIA-423, RS-449, RS-485, DSL, ISDN, SONET/SDH, 802.11 Wi-Fi, Etherloop, GSM Um radio interface, ITU и ITU-T, TransferJet, ARINC 818, G.hn/G.9960.
3. Стек протоколов TCP-IP. Стек протоколов TCP/IP (англ. Transmission Control Protocol/Internet Protocol — протокол управления передачей) — набор сетевых протоколов разных уровней модели сетевого взаимодействия DOD, используемых в сетях. Протоколы работают друг с другом в стеке (англ. stack, стопка) — это означает, что протокол, располагающийся на уровне выше, работает «поверх» нижнего, используя механизмы инкапсуляции. Например, протокол TCP работает поверх протокола IP. Стек протоколов TCP/IP основан на модели сетевого взаимодействия DOD и включает в себя протоколы четырёх уровней:
Протоколы этих уровней полностью реализуют функциональные возможности модели OSI. На стеке протоколов TCP/IP построено всё взаимодействие пользователей в IP-сетях. Стек является независимым от физической среды передачи данных. 5 Прикладной«7 уровень» напр., HTTP, RTP, FTP, DNS 4 Транспортный напр., TCP, UDP, SCTP, DCCP (протоколы маршрутизации, подобные OSPF, что работают поверх IP, являются частью сетевого уровня) 3 Сетевой Для TCP/IP это IP (IP) 2 Канальный Ethernet, IEEE 802.11 Wireless Ethernet, SLIP, Token Ring, ATM и MPLS 1 Физический напр., физическая среда и принципы кодирования информации, T1, E1 4. Коаксиальный кабель. Область применения. Коаксиа́льный ка́бель (коаксиальная пара) — Пара, проводники которой расположены соосно и разделены изоляцией[1]. Коаксиа́льный ка́бель (от лат. co — совместно и axis — ось, то есть «соосный»), также известный как коаксиал (от англ. coaxial), — электрический кабель, состоящий из расположенных соосно центрального проводника и экрана и служащий для передачи высокочастотных сигналов.
2 (C)— изоляции, выполненной в виде сплошного (полиэтилен, вспененный полиэтилен, сплошной фторопласт, фторопластовая лента и т. п.) или полувоздушного (кордельно-трубчатый повив, шайбы и др.) диэлектрического заполнения, обеспечивающей постоянство взаимного расположения (соосность) внутреннего и внешнего проводников; 1 (D)— внутреннего проводника в виде одиночного прямолинейного (как на рисунке) или свитого в спираль провода, многожильного провода, трубки, выполняемых из меди, медного сплава, алюминиевого сплава, омеднённой стали, омедненного алюминия, посеребренной меди и т. п. Благодаря совпадению центров обоих проводников, а также определенному соотношению между диаметром центральной жилы и экрана, внутри кабеля в радиальном направлении образуется режим стоячей волны, позволяющий снизить потери электромагнитной энергии на излучение почти до нуля. В то же время экран обеспечивает защиту от внешних электромагнитных помех. Основное назначение коаксиального кабеля — передача сигнала в различных областях техники:
5. Экранированная и неэкранированная витая пара. Область применения. Вита́я па́ра (англ. twisted pair) — вид кабеля связи, представляет собой одну или несколько пар изолированных проводников, скрученных между собой (с небольшим числом витков на единицу длины), покрытых пластиковой оболочкой. Свивание проводников производится с целью повышения степени связи между собой проводников одной пары (электромагнитная помеха одинаково влияет на оба провода пары) и последующего уменьшения электромагнитных помех от внешних источников, а также взаимных наводок при передаче дифференциальных сигналов. Для снижения связи отдельных пар кабеля (периодического сближения проводников различных пар) в кабелях UTP категории 5 и выше провода пары свиваются с различным шагом. В зависимости от наличия защиты — электрически заземлённой медной оплетки или алюминиевой фольги вокруг скрученных пар, определяют разновидности данной технологии:
Экранирование обеспечивает лучшую защиту от электромагнитных наводок как внешних, так и внутренних и т. д. Экран по всей длине соединен с неизолированным дренажным проводом, который объединяет экран в случае разделения на секции при излишнем изгибе или растяжении кабеля. Витая пара — один из компонентов современных структурированных кабельных систем. Используется в телекоммуникациях и в компьютерных сетях в качестве физической среды передачи сигнала во многих технологиях, таких как Ethernet, Arcnet и Token ring. В настоящее время, благодаря своей дешевизне и лёгкости в монтаже, является самым распространённым решением для построения проводных (кабельных) локальных сетей. 6. Волоконно-оптический кабель. Одномодовое и многомодовое оптоволокно. Область применения. Волоко́нно-опти́ческая связь — вид проводной электросвязи, использующий в качестве носителя информационного сигнала электромагнитное излучение оптического (ближнего инфракрасного) диапазона, а в качестве направляющих систем — волоконно-оптические кабели. Благодаря высокой несущей частоте и широким возможностям мультиплексирования, пропускная способность волоконно-оптических линий многократно превышает пропускную способность всех других систем связи и может измеряться терабитами в секунду. Малое затухание света в оптическом волокне обуславливает возможность применения волоконно-оптической связи на значительных расстояниях без использования усилителей. Волоконно-оптическая связь свободна от электромагнитных помех и весьма труднодоступна для несанкционированного использования — незаметно перехватить сигнал, передаваемый по оптическому кабелю технически крайне сложно. Оптоволокно, подразделяются по диаметру сердцевины волокнана два типа : на одномодовые волокна и на многомодовые волокна. Название одномодовое или многомодовое волокно произошло от количества мод или другими словами траекторий распространения светового импулься при прохождении его по оптоволокну. В одномодовом оптоволокне образуется небольшое количество мод и условно считается, что свет в одномодовом оптоволокне распространяется по одной траектории, поэтому такие оптические волокна называют одномодовыми. В многомодовом оптоволокне образуется большое число мод, поэтому такие волокна называют многомодовыми. У одномодового оптоволокна СКС диаметр сердцевины составляет 8-10 мкм. Для идентификации оптического кабеля с одномодовыми оптоволокнами на кабеле или в описании оптического кабеля можно встретить надписи 9/125 или 8-10/125. При обозначении одномодового волокна используют две буквы SM (англ. акроним от слова SingleMode). У многомодовых оптоволокон внешний диаметр сердцевины может быть 50 мкм или 62.5 мкм.
Волоконно-оптическая связь находит всё более широкое применение во всех областях — от компьютеров и бортовых космических, самолётных и корабельных систем, до систем передачи информации на большие расстояния
7. Кодирование двоичных сигналов. Основные критерии выбора способа кодирования. Потенциальный код NRZ. Все виды данных в компьютерном мире представляют собой бинарный код. Каждый метод кодирования устанавливает, по какому правилу данные будут представлены в виде сигналов. В случае электрических линий передачи каждому набору бит будет приведён в соответствие определённый набор уровней электрического сигнала. Некоторые методы кодирования обладают свойством самосинхронизации, что позволяет упростить процесс декодирования. Также имеет большое значение то, какое количество данных может быть передано по физическому каналу. При выборе способа кодирования необходимо руководствоваться несколькими целями:
Поиск по сайту: |
