Краткие теоретические сведения. Министерство образования и науки РФ

Министерство образования и науки РФ

Федеральное государственное бюджетное образовательное

Учреждение высшего профессионального образования

Рыбинский государственный авиационный технический

Университет имени П.А. Соловьева

Кафедра Вычислительные системы

ОТЧЕТ

Лабораторная работа №1

Микропроцессорная секция К1804ВУ1 и

Устройство управления микротренажера

МТ1804

Вариант №8

Студенты гр. ИВС-12 Царев Павел

Перцев Илья

Преподаватель Павлов Р. В.

Дата защиты

Подпись

Рыбинск, 2013

Цель Работы

Изучение микропроцессорной секции К1804ВУ1 и работы устройства управления микротренажера МТ1804.

Краткие теоретические сведения

В основу построения секционированных микропроцессорных устройств положен принцип реализации функций обработки и логики управления на различных кристаллах.

В секционированных микропроцессорах операционное устройство изготавливается из нескольких однотипных БИС, что позволяет наращивать разрядность. Управление выполнением операций в операционном устройстве микропрограммное. Блок микропрограммного управления для памяти микропрограмм реализуется на несколько однотипных кристаллах. Увеличение объема управляющей памяти достигается использованием нескольких секций управления.

Основные достоинства секционированных микропроцессоров следующие: высокое быстродействие, требуемая длина слова, требуемый набор команд, более упорядоченная структура, легкость выполнения диагностики, простота внесения изменений в систему, легкость модификаций управляющих полей.

Схема управления адресом микрокоманд (СУАМ) представляет собой четырехразрядную секцию, наращиваемую на любое число разрядов управляющего слова. Она предназначена для формирования адреса микрокоманды в зависимости от внешних и внутренних сигналов.

Главные узлы СУАМ: регистр адреса, блок выбора адреса, счетчик микрокоманд, стек и буфер адреса.

Регистр адреса предназначен для хранения адреса, принятого от внешнего источника по входам R3…R0.

Блок выбора адреса выбирает источник адреса следующей микрокоманды.

Счетчик микрокоманд включает регистр СМК и схему прибавления единицы (инкрементор). Регистр СМК представляет собой четырехразрядный регистр, состоящий из триггеров D – типа. Инкрементор имеет вход переноса СО. При 1 на входе СО в регистр СМК записывается значение адреса, поступающее с блока выбора адреса на счетчик микрокоманд, увеличение на единицу. Благодаря этому с счетчика микрокоманд формируется адрес следующей микрокоманды. При 0 на входе СО значение адреса, поступающего с блока выбора адреса на счетчик микрокоманд, не модифицируется. Одна и та же микрокоманда может быть выполнена любое число раз.

Стек схемы: указателя стека, накопителя стека, схемы выбора регистра накопителя стека, схемы формирования разрешения записи в стек, схемы управления записью и считыванием и регистра записи адреса.

Указатель стека предназначен для выбора регистра накопителя стека, к которому производится обращение. Запись информации в них синхронизируется тактовыми импульсами Т. Управление стеком осуществляется сигналами на входе и . При подаче 0 на вход разрешается изменение указателя стека. При этом, если на входе имеем 0, то по нарастающему фронту тактового импульса Т происходит уменьшение указателя стека. Если же на входе 0 и на входе 1, то по нарастающему фронту тактового импульса Т происходит увеличение указателя стека.

Схема выбора регистра накопителя стека представляет собой дешифратор сигналов, поступающих с указателя стека. С выходов этого дешифратора сигналы поступают на тактовые входы регистров накопителя стека.

Накопитель стека представляет собой четыре 4-разрядных регистра на триггерах D – типа, запись в которые синхронизируется тактовыми сигналами Т.

Схема формирования сигнала разрешения записи вырабатывает сигнал разрешения записи в накопитель стека по падающему фронту сигнала Т при 0 на входе и 1 на входе .

Регистр записи адреса состоит из четырех триггеров D – типа. Этот регистр служит для предварительного хранения адреса передаваемого из счетчика микрокоманд в накопитель стека.

Схема управления записью и считыванием обеспечивает необходимую временную и логическую коммутацию внутренних цепей стека под воздействием сигналов Т, , для выполнения передачи информации из счетчика микрокоманд через регистр записи адреса в накопитель стека (через выход R схемы управления) или из накопителя стека на вход блока выбора адреса (через выход W схемы управления) при считывании.

Таблица

Управление стеком

Буфер адреса состоит из четырех логических элементов, имеющих выходы с тремя состояниями. При передачи 0 на управляющий вход адрес с выхода блока выбора адреса передается на выходы Y3 . . . Y0. При одаче 1 на вход выходы схемы управления адресом микрокоманд отключаются (переводятся в состояние высокого сопротивления).

Устройство обучающее «Микротренажер МТ1804»:

Функционально устройство делится на узел управления и операционный узел.

Узел управления:

- БИС управления адресом микрокоманды К1804ВУ1;

- микропрограммную помять на шестнадцать тридцатидвухразрядных слов;

- 32-разрядный регистр микрокоманд, выполненный на 8 микросхемах К1804ИР1;

- схему управления выборкой следующего адреса, выполненную на основе ПЗУ, хранящего 32 слова по 8 бит;

- переключатели задания адреса и данных;

- органы управления режимами загрузки в память и синхронизации.

Микропрограммная память выполнена в виде ОЗУ для обеспечения возможности ручного программирования.

Операционный узел:

- БИС центрального процессора К1804ВС1;

- регистр состояния и мультиплексор 3 флагов состояния;

- мультиплексоры сдвига 1 и 2;

- регистр выходных данных.

В микротренажере применяются 32-разрядные микрокоманды. Разряды 24...27 используются для управления следующим адресом. Разряды 28...31определяют адрес перехода к следующей микрокоманде. Разряды 0...23 управляют операционной частью микротренажера: мультиплексорами сдвига, а также микропроцессорной секцией обработки информации К1804ВС1. В данной лабораторной работе подробно изучается лишь узел управления.

Микропрограммная память состоит из 8 микросхем К155РУ2, представляющих собой ОЗУ на 64 бита с произвольной выборкой (16 слов по 4 разряда). Запись информации в каждую из этих микросхем производится по адресу, поступающему из схемы управления адресом микрокоманд К1804ВУ1. Двоичные данные для записи в микропрограммную память подается с четырехразрядного переключателя ДАННЫЕ. Одна ячейка микропрограммной памяти полностью программируется за 8 циклов записи, т.е. потетрадно. Выбор для записи одной из восьми микросхем осуществляется трехразрядным переключателем. Сигнал записи W на соответствующую микросхему памяти поступает с одного из выходов дешифратора. При W=0 производится запись, при W=1 – чтение из памяти. Если кнопка ЗАГРУЗКА не нажата, то на всех выходах дешифратора будут единицы независимо от сигналов, поступающих от переключателя МУЛЬТИПЛЕКСОР. Входы V выборки микросхем оперативной памяти К155РУ2 подключены к общей точке, что обеспечивает их постоянно включенное состояние. Выходы микросхем К155РУ2 имеют открытые коллекторы, поэтому нуждаются в сопротивлениях нагрузки.

Поиск по сайту: