Мультиплексорное дерево

Максимальное число входов мультиплексоров, выполненных в виде интегральных схем, равно восьми. Если требуется построить мультиплексорное устройство с большим числом входов, можно объединить мультиплексоры в схему так называемого дерева. Мультиплексорное устройство имеет 16 входов, разбитых на четверки, которые подключены к отдельным мультиплексорам первого уровня. Мультиплексор второго уровня, подключая к общему выходу устройства выходы отдельных мультиплексоров первого уровня, переключает четверки входов. Внутри же четверки требуемый вход выбирается мультиплексором первого уровня. По такой схеме, используя восьмивходовые мультиплексоры, можно построить мультиплексорное устройство, имеющее 64 входа.

Мультиплексорные деревья могут использоваться не только для переключения каналов, но и для синтеза логических функций.

Рассмотрим принцип построения прямоугольного дешифратора на примере дешифратора с 4 входами и 16 выходами.

Разобьем входные переменные x8, x4, x2, x1 на две группы по две переменные в каждой: x8, x4, и x2, x1. Каждую пару переменных используем в качестве входных переменных отдельного линейного дешифратора на четыре выхода, как показано на рис. 5.22,а. Выходные переменные линейных дешифраторов определяются следующими логическими выражениями:

Эти дешифраторы выполняют функции первой ступени дешифратора.

Применение прямоугольного дешифратора может оказаться более выгодным, чем использование линейного дешифратора, в тех случаях, когда велико число входов и нежелательно использование требующихся для построения линейного дешифратора элементов с большим числом входов. Однако прохождение сигналов последовательно через несколько ступеней в прямоугольном дешифраторе приводит к большей задержке распространения сигнала в нем.

Дешифратор (декодер) —комбинационное устройство, преобразующее n-разрядный двоичный, троичный или k-ичный код в -ичный одноединичный код, где — основание системы счисления. Логический сигнал появляется на том выходе, порядковый номер которого соответствует двоичному, троичному или k-ичному коду.
Дешифраторы являются устройствами, выполняющими

двоичные, троичные или k-ичные логические функции (операции).

Линейный дешифратор.

Наиболее простой по структуре дешифратор, называемый линейным, состоит из m – входовых элементов И. В микросхеме дешифратора имеются входные инверторы – буферные усилители, назначение которых – свести к минимуму нагрузку на выходы предыдущих схем.

Если нет разрешения по входам Е, то все выходы схемы И закрыты, и независимо от состояния адресных входов ни на одном из выходов нет активного уровня. Разрешение Е, подаваемое на все выходные схемы И, заставляет иметь дополнительный вход на каждой схеме И.

Из рассмотренного ранее принципа сложения многоразрядных двоичных чисел следует, что в каждом из разрядов производятся однотипные действия: определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формируется перенос, передаваемый в следующий разряд. Эти действия реализуются одноразрядным двоичным сумматором. Он имеет три входа для подачи цифр разрядов слагаемых ai , bi и переноса рi ; на выходах формируются сумма si, и перенос pi + 1 ,i предназначенный для передачи в следующий разряд.

В одноразрядном сумматоре могут предусматриваться входы для подачи как прямых значений разрядов слагаемых ai , bi и переноса рi, так и инверсных значений, а также выходы, на которых формируются инверсные значения выходных переменных.

Полусумматор — логическая схема, имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Полусумматор используется для построения двоичных сумматоров. Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа, при этом результатом будут два бита S и C, где S — это бит суммы по модулю 2, а C — бит переноса. Однако, как можно заметить, для построения схемы двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) необходимо иметь элемент, который суммирует три бита A, B и C, где C — бит переноса из предыдущего разряда, таким элементом является полный двоичный сумматор, трёхступенчатая разновидность которого состоит из двух полусумматоров и логического элемента 2ИЛИ.

В вычитающем счетчике поступление на вход очередной лог. 1 (очередного импульса) вызывает уменьшение хранившегося в счетчике числа на единицу.

В некоторых случаях необходимо, чтобы счетчик мог работать как в прямом, так и в обратном направлении счета. Такие счетчики называются реверсивными. Реверсивные счетчики могут быть как асинхронного, так и синхронного типа. Они строятся путем применения логических коммутаторов (мультиплексоров) в цепях связи между триггерами. Так, например, асинхронный реверсивный двоичный счетчик можно построить, если обеспечить подачу сигналов с прямого (при суммировании) или с инверсного (при вычитании) выхода пре-дыдущего JK- или Т-триггера на счетный вход последующего. В случае, когда реверсивный счетчик строится на базе D-триггеров, управляемых передним фронтом, для получения режима прямого счета следует соединить инверсный выход предыдущего с счетным входом последующего триггера.

В суммирующем счетчике поступление на вход очередного уровня лог. 1 (очередного импульса) вызывает увеличение на одну единицу хранимого в счетчике числа. Таким образом, в счетчике устанавливается число, которое получается путем суммирования предыдущего значения с единицей. Это суммирование проводится по обычным правилам выполнения операций сложения в двоичной системе счисления.

Например, заметим, что в процессе такого суммирования имеют место следующие особенности:

если цифра некоторого разряда остается неизменной либо изменяется с 0 на 1, то при этом цифры более старших разрядов не изменяются;

если цифра некоторого разряда изменяется с 1 на 0, то происходит инвертирование цифры следующего за ним более старшего разряда.

Счетчик - цифровое устройство, осуществляющее счет числа появлений на входе определенного логического уровня. В дальнейшем во всех случаях, когда это не оговаривается специально, будем полагать, что счетчик производит подсчет числа содержащихся во входном сигнале переходов с уровня лог. 0 к уровню лог. 1. При импульсном представлении логических переменных уровню лог. 1 соответствует импульс, и счетчик ведет счет поступающих на вход импульсов.

Области применения счетчиков и счетчиков исключительно разнообразны. Счетчики с фиксированным коэффициентом пересчета частоты стабильных кварцевых генераторов используют в различных датчиках времени, часах, календарях. Примерами являются 15-разрядный двоичный делитель К176ИЕ5, разработанные специально для часов микросхемы К176ИЕ12, К176ИЕ17 и др. Ряд практических схем делителей для секундомеров и часов приведен в. В электромузыкальных инструментах, в том числе генератор тонов музыкальной шкалы.

Регистры сдвига или сдвиговые регистры (англ. shift register) представляют собой, как уже отмечалось, последовательно соединенную цепочку триггеров. Основной режим их работы - это сдвиг разрядов кода, записанного в эти триггеры, То есть по тактовому сигналу содержимое каждого предыдущего триггера переписывается в следующий по порядку в цепочке триггер. Код, хранящийся в регистре, с каждым тактом сдвигается на один разряд в сторону старших разрядов или в сторону младших разрядов, что и дало название регистрам данного типа. В связи с названием направления сдвига в сдвиговых регистрах часто возникает путаница. Сдвиг бывает двух видов: вправо (основной режим, который есть у всех сдвиговых регистров) и влево (этот режим есть только у некоторых, реверсивных сдвиговых регистров). Названия эти отражают внутреннюю структуру регистров сдвига и перезапись сигналов последовательно по цепочке триггеров. При этом триггеры, вполне естественно, нумеруются слева направо, например, от 0 до 7 (или от 1 до 8) для 8-разрядных регистров. В результате сдвиг информации регистром вправо представляет собой сдвиг в сторону разрядов, имеющих большие номера, а сдвиг информации регистром влево - это сдвиг в сторону разрядов, имеющих меньшие номера.

Регистр — последовательное или параллельное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над ними.

Регистр представляет собой упорядоченную последовательность триггеров, обычно D, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств. В параллельных регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом EZ.

Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим и с динамическим управлением по входу синхронизации С.

JK-триггер работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J аналогичен входу S у RS-триггера. Вход K аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем.

D-триггер — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации. D-триггер в основном используется для реализации защёлки. В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые D-триггеры.

RS-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.

При подаче единицы на вход S выходное состояние становится равным логической единице. А при подаче единицы на вход R выходное состояние становится равным логическому нулю. Состояние, при котором на оба входа R и S одновременно поданы логические единицы, в простейших реализациях является запрещённым, в более сложных реализациях RS-триггер переходит в третье состояние QQ=00. Одновременное снятие двух «1» практически невозможно. При снятии одной из «1» RS-триггер переходит в состояние, определяемое оставшейся «1». Таким образом RS-триггер имеет три состояния, из которых два устойчивых и одно неустойчивое состояние. RS-триггер используется для создания сигнала с положительным и

отрицательным фронтами, отдельно управляемыми посредством стробов, разнесённых во времени.

Вход R - это вход установки триггера в состояние логического 0,

вход S - это вход установки триггера в состояние логической 1.

Асинхронным - называется такой триггер, который меняет свое

состояние в момент подачи входного сигнала на входы S и R.

Активным сигналом для этой схемы является логическая 1.

Триггер — класс электронных устройств, обладающих способностью длительно находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.

RS-триггеры; RS-триггер асинхронный; RS-триггер синхронный; RS-триггер двухступенчатый со сложной логикой; D-триггеры; D-триггер синхронный; D-триггер двухступенчатый; T-триггеры; Т-триггер асинхронный; T-триггер синхронный; T-триггер двухступенчатый со сложной логикой; TV-триггер двухступенчатый со сложной логикой; JK-триггер; JK-триггер двухступенчатый со сложной логикой.

32-33

Функционально полная система логических функций представляет собой набор логических функций, с помощью которых можно записать любую, сколь угодно сложную функцию. В этом случае говорят, что этот набор образует базис. Функционально полными являются 3 базиса:

1) "И-ИЛИ-НЕ" (базис конъюнкции, дизъюнкции, инверсии)

2) "И-НЕ" (базис Шеффера)

3) "ИЛИ-НЕ" (базис Пирса или функция Вебба).

Реализация операции “НЕ”:

Реализация операции “И”:

Для выполнения синтеза логической схемы необходимо произвести следующие действия: по таблице истинности составить логические уравнения для каждого выхода в виде СДНФ и СКНФ; для получения наиболее простой логической схемы выполнить минимизацию функций, записанных в СДНФ и СКНФ, используя метод непосредственных преобразований; привести полученные минимизированные функции к единому базису (к базису И-НЕ);

выполнить минимизацию функций с помощью карт Карно и сравнить полученные результаты; определить аппаратные средства, необходимые для реализации минимизированных функций как с использованием единого базиса, так и без использования единого базиса; выбрать наиболее оптимальный вариант и построить для него принципиальную схему с перечнем элементов.

1. По таблице истинности составить логические уравнения для каждого выхода в виде СДНФ и СКНФ.

2. Для получения наиболее простой логической схемы выполнить минимизацию функций, записанных в СДНФ, используя метод непосредственных преобразований.

3. Привести полученные минимизированные функции к единому базису (к базису И-НЕ).

4. Выполнить минимизацию функций с помощью карт Карно и сравнить полученные результаты.

По условиям работы логического устройства может оказаться, что некоторые наборы значений аргументов являются запрещенными для данного устройства и никогда не могут появляться на его входах. В этом случае функция оказывается заданной не на всех наборах аргументов. Такие функции будем называть не полностью заданными.

Может быть использован следующий способ получения минимальной формы не полностью заданной функции f:
а) записывается СДПФ (СКИФ) функции f₀. полученной из f путем задания значения 0 (значения 1 и случае СНКФ) на всех запрещенных наборах аргументов;
б) записывается СДНФ (СКИФ) функции f₁, полученной из f путем задания значения 1 (значения 0 в случае СКНФ) на всех запрещенных наборах аргументов;
в) функция f₁ приводится к сокращенной форме (к форме, содержащей все простые имплнканты);
г) составляется импликантнзя таблица из всех членов функции f₀ и простых импликант функции f₁;
д) искомая минимальная форма составляется из простых импликант функции f₁, поглощающих все члены СДНФ (СКНФ) функции f₀.

МетодКвайна — способ представления функции в ДНФ или КНФ с минимальным количеством членов и минимальным набором переменных.^[1][2][3]
Преобразование функции можно разделить на два этапа:

на первом этапе осуществляется переход от канонической формы (СДНФ или СКНФ) к так называемой сокращённой форме;

на втором этапе — переход от сокращённой формы к минимальной форме.

Первый этап (получение сокращённой формы)

Представим, что заданная функция представлена в СДНФ. Для осуществления первого этапа преобразование проходит два действия:

Операция склеивания;

Операция поглощения.

Второй этап (табличный) (получение минимальной формы)

Как и на первом этапе, в полученном равенстве могут содержаться члены, устранение которых никаким образом не повлияет на конечный результат. Следующий этап минимизации — удаление таких переменных.

Карты Карно - это специальным образом организованные таблицы соответствия: столбцы и строки таблицы соответствуют всевозможным наборам не более двух переменных, причем эти наборы расположены в таком порядке, что каждый последующий отличается от предыдущего значением только одной из переменных. Благодаря этому соседние по вертикали и горизонтали клетки отличаются только одной переменной. Клетки, расположенные симметрично по краям таблицы также считаются соседними и отличаются одной переменной.
Для ДНФ клетки наборов, на которых функция принимает значение «1» заполняются «1». Нулевые клетки не заполняются. Для КНФ клетки наборов, на которых функция принимает значение «0» заполняются «0». Единичные клетки не заполняются.

Задача минимизации с помощью карт Карно формулируется аналогично задаче минимизации на n-мерном кубе. Данный алгоритм минимизации дает МДНФ для значений функции «1» или МКНФ для значений функции «0».

Метод минимизации функции с помощью карт Вейча обеспечивает простоту получения результата. Он используется пои минимизации относительно несложных функций (с числом аргументов до 5) ручным способом. В отличие от метода Квайна этот метод требует элементов изобретательности и не может быть использован для решения задачи минимизации с помощью ЭВМ. Карга Вейча прдставляет собой определенную форму таблицы истинности.

Каждая клетка карты соответствует определенному набору значений аргументов. Этот набор аргументов определяется присвоением значения лог. 1 буквам, на пересечении строк и столбцов которых расположена клетка. Число клеток карты равно числу всех возможных наборов значений аргументов 2ⁿ (n – число аргументов функций). В каждую из клеток карты записывается значение функции на соответствующем этой клетке наборе значений аргументов.Карта Вейча определяет значения функции на всех возможных наборах значений аргументов и, таким образом, является таблицей истинности. Карты Вейча компактны, но главное их достоинство состоит в следующем. При всяком переходе из одной клетки в соседнюю вдоль столбца или строки изменяется значение лишь одного аргумента функции. Следовательно, если в паре соседних клеток содержится 1, то над соответствующими им членами канонической формы может быть проведена операция склеивания. Таким образом, облегчается поиск склеиваемых членов.

Логические элементы — устройства, предназначенные для обработки информации в цифровой форме (последовательности сигналов высокого — «1» и низкого — «0» уровней в двоичной логике, последовательность «0», «1» и «2» в троичной логике, последовательности «0», «1», «2», «3», «4», «5», «6», «7», «8» и «9» в десятичной логике). Физически логические элементы могут быть выполнены механическими, электромеханическими (на электромагнитных реле), электронными (на диодах и транзисторах), пневматическими, гидравлическими, оптическими и др.

Логические элементы обычно характеризуют следующим набором параметров:

1. H и L-уровни напряжения входных сигналов.

2. H и L-уровни напряжения выходных сигналов.

3. Входные токи H и L-уровней.

4. Коэффициент разветвления по выходу K_раз — этот коэффициент характеризует нагрузочную способность логического элемента. Он численно равен числу входов аналогичных логических элементов, которые можно подключить к выходу.

5. Максимально допустимая емкость нагрузки

6. Задержки распространения сигналов. Эти задержки характеризуют быстродействие логического элемента. Обычно нормируются две задержки:

- задержка при переходе выхода элемента из состояния 0 в состояние 1;

- задержка при обратном переходе. Практически эти задержки измеряют сравнивая осциллограммы входных и выходных сигналов.

Поскольку переходы 0-1 и 1-0 не мгновенны, задержки обычно отсчитываются на уровне 50% от H-уровня.

7. Напряжение питания.

8. Потребляемый ток или мощность.

Бу́лева фу́нкция (или логи́ческая функция, или функция а́лгебры ло́гики) от n аргументов — в дискретной математике — отображение Bⁿ → B, где B = {0,1} —булево множество. Элементы булева множества {1, 0} обычно интерпретируют как логические значения «истинно» и «ложно», хотя в общем случае они рассматриваются как формальные символы, не несущие определённого смысла. Неотрицательное целое число n называют арностью или местностью функции, в случае n = 0 булева функция превращается в булеву константу.

При работе с булевыми функциями происходит полное абстрагирование от содержательного смысла, который имелся в виду в алгебре высказываний. Тем не менее, между булевыми функциями и формулами алгебры высказываний можно установить взаимно-однозначное соответствие, если:

1)установить взаимно-однозначное соответствие между булевыми переменными и пропозициональными переменными,

2)установить связь между булевыми функциями и логическими связками,

3)оставить расстановку скобок без изменений.

Логическим базисом или базисом на множестве всех переключательных функций называется такое множество переключательных функций, что любую другую переключательную функцию можно представить, как композицию функций данного множества.

Множество функций : КОНЪЮНКЦИЯ, ДИЗЪЮНКЦИЯ, ИНВЕРСИЯ образуют базис на множестве всех переключательных функций от n аргументов при любом натуральном n. Универсальным логическим базисом, называется множество функций : КОНЪЮНКЦИЯ, ДИЗЪЮНКЦИЯ, ИНВЕРСИЯ.

Конъю́нкция — логическая операция, по своему применению максимально приближённая к союзу "и". Синонимы: логи́ческое "И",логи́ческое умноже́ние, иногда просто "И".

Дизъю́нкция , логи́ческое сложе́ние, логи́ческое ИЛИ, включа́ющее ИЛИ; иногда просто ИЛИ — логическая операция, по своему применению максимально приближённая к союзу «или» в смысле «или то, или это, или оба сразу».

а|| |

Отрица́ние в логике — унарная операция над суждениями, результатом которой является суждение (в известном смысле) «противоположное» исходному. Обозначается знаком перед или чертой над суждением. Синоним: логическое "НЕ".

Логические выражения n двоичных переменных с помощью конечного числа логических операций можно рассматривать как некоторую функцию, отражающую взаимную связь между входными и выходными переменными. Логические операции конъюнкции и дизъюнкции можно представить простейшими функциями вида: и . Эти функции называются аналогично логическим операциям – функциями И и ИЛИ.

Табличный способ. При этом способе функция задается в виде таблицы истинности, представляющей собой совокупность всех комбинацийвходных переменных (левые столбцы) и соответствующих им значений функции (правый столбец).

Словесно-аналитический способ задания функции алгебры логики.

При этом способе функция задается в виде аналитического выражения.В левой части высказывания указывается действие управляемого привода (или исполнительного устройства), а в правой части- условие, при котором выполняется это действие.

Графические способы.

Для графического описания логических взаимодействий можно использовать разные способы, предлагаемые стандартом IEC 848: шаговая, временная диаграмма, логические функциональные схемы, функциональный план.

ВВиде: шаговая диаграмма, временные диаграммы, логические функциональные блок-схемы, функциональный план.

Логическая функция - это функция, которая устанавливает соответствие между одним или несколькими высказываниями, которые называются аргументами функции, и высказыванием которое называется значением функции.

Типовые элементы логических устройств служат основой для создания ЭВМ и автоматов дискретного действия. В логических устройствах сигнал на входе и выходе каскада является бинарным. Он может принимать только два значения – логического нуля «0» и логической единицы – «1». Значения «0» и «1» являются символическими и не соответствуют числовым значениям напряжения, выражаемым в вольтах. Например, при использовании выходного напряжения ключевого каскада уровнем логического «0» может служить напряжение на коллекторе насыщенного транзистора, уровнем логической «1» – напряжение на коллекторе запертого транзистора.

Типовые каскады логических устройств можно разделить на два класса:

логические элементы – осуществляют преобразование логических сигналов;

элементы памяти – осуществляют запоминание информации.

Последовательные устройства — это устройства, в которых входные переменные подаются на вход, а выходные переменные снимаются с выхода не одновременно, а последовательно, разряд за разрядом.

Параллельные устройства —в которых все разряды входных переменных подаются на вход, и все разряды выходных переменных снимаются с выхода одновременно.

По принципу действия все логические устройства делятся на два класса:

комбинационные;

последовательностные.

Корректирующая способность — характеристика кода , описывающая возможность исправить ошибки в кодовых словах. Определяется как целое число, меньшее половины от минимального расстояния между кодовыми словами минус один в принятой метрике кода:

Для дальнейшего рассмотрения нам понадобятся некоторые определения. Дво­ичным пространством Хемминга размерности п называется множество 2" всех возможных двоичных векторов длины п.

Эти коды отличаются от обычных прямых, обратных и дополнительных тем, что имеют по два знаковых разряда. При выполнении арифметических действий над двоичными числами эти два знака позволяют легко определить переполнение разрядной сетки. Если содержимое этих двух разрядов совпадает, то значит переполнение отсутствует. В противном случае в компьютере вырабатывается управляющий сигнал (сигнал переполнения) либо на останов компьютера, либо на устранение переполнения разрядной сетки.

1) Сложить два числа в модифицированном коде:

X = 00. 01012, Y = 00. 00112 , X + Y = 510 + 310 = 810

00. 0101

+ 00. 0011

00. 1000 = 810

2) Сложить X = -510 = -01012 = 11. 0101 , Y = -810 = -10002 = 11. 1000

X + Y = -1310

11. 1011

+ 11. 1000

1 11. 0011 = -1310

3) Сложить X = 0,1101 , Y = 0,1101, X + Y = 2610

00. 1101

+ 00. 1101

01. 1010 различные знаковые разряды свидетельствуют о переполнении разрядной сетки.

4) -8 - 8 = 0

11. 1000

+ 11. 1000

1 11. 0000 .

7
под экономичностью понимается то количество чисел, которых можно записать в данной сис. сч. с помощью определённого количества чисел.

Поиск по сайту: