Масочні мікроконтролери (ROM)

Ці МК також являються замовними і забезпечують максимально низьку вартість при великих серійних замовленнях (наприклад, такими МК є PIC16CR54, PIC16CR56, PIC16CR57, PIC16CR58 і т.д.).

2.2. Однокристальні мікроконтролери базового сімейства PIC16C5X

2.2.1. Особливості структурної організації та функціонування

Сімейство мікроконтролерів PIC16C5X почала випускати фірма Microchip першим і тому воно одержало назву “базового”. Структурна схема ОМК PIC16C5X показана на рис. 2.1. Основу структури даного мікроконтролера складають дві внутрішні шини: двонаправлена 8-бітна шина даних і 12-бітна шина команд. Шина даних зв'язує між собою всі основні функціональні блоки МК: пам'ять даних (ОЗП); арифметичнологічний пристрій (АЛП); порти вводу-виводу (PORT A, B і С); регістри стану (STATUS), побічної (непрямої) адресації (FSR), таймера-лічильника (RTCC/TMRO), програмного лічильника (PCL).

Регістри загального призначення (Register File) створюють пам’ять даних і використовуються програмою для зберігання змінних за розсудом користувача.

Регістри поділяються на дві функціональні групи: спеціальні регістри і регістри загального призначення. Спеціальні регістри включають в себе регістр таймера/лічильника реального часу (TMRO/RTCC), лічильник команд (PC), регістр стану (STATUS), регістри вводу/виводу (PORT) і регістр непрямої адресації (FSR). Крім того, спеціальні регістри керують конфігурацією портів вводу-виводу (TRIS) і режимом попереднього дільника (OPTION).

В мікроконтролерах сімейства РIС 16С5Х існує пряма та непряма адресація всіх регістрів і комірок пам'яті даних. Всі спеціальні регістри та

лічильник команд також відображаються на пам'ять даних і розміщуються в молодших адресах 0-ї сторінки (0-го банку).

Мікроконтролери PIC16С5Х мають ортогональну (симетричну) систему команд, що дозволяє виконувати будь-яку операцію з будь-яким регістром, використовуючи будь-який метод адресації. Це полегшує їх програмування і значно зменшує час, необхідний для навчання роботі з ними.

В мікроконтролерах PIC16С5Х є 8-розрядний арифметичнологічний пристрій (АЛП) і робочий регістр W. Арифметичнологічний пристрій виконує додавання, віднімання, зсув, бітові та логічні операції. У командах, що мають два операнди, одним із операндів є робочий регістр W. Другий операнд може бути константою або вмістом будь-якого регістра ОЗП. У командах із одним операндом, операнд може бути вмістом робочого регістра або вмістом будь-якого регістра. Для виконання всіх операцій АЛП використовується робочий регістр W, що не може бути прямо адресований. В залежності від результату виконання операції, можуть змінитися значення бітів переносу С, десяткового переносу DC і нуля Z у регістрі стану STATUS. При відніманні біти С і DC працюють як біти позики і десяткової позики, відповідно. В описі команд SUBWF і ADDWF наведені необхідні приклади.

До складу мікроконтролерів PIC16C5X входить ще цілий ряд функціональних блоків і вузлів, таких, наприклад, як: ПЗП/ППЗП програм (ROM/EPROM), лічильник команд або програмний лічильник (PC), стек (Stack 1,2), регістри керування портами вводу-виводу (TRIS A, B, C), сторожовий таймер Watch Dog Timer (WDT), попередній дільник Prescaler (PRS) для WDT і TMRO/RTCC, слово конфігурації Configuration EPROM (CONE), яке топологічно розташоване в ПЗП програм, блок генераторів тактових послідовностей і сигналів керування Oscillator Timing & Control (OSTC).

Вхідна тактова частота, яка надходить з виводу OSC1/CLKIN, всередині МК ділиться на чотири і з неї формуються чотири циклічні тактові послідовності Q1, Q2 , Q3 і Q4, що не перекриваються за часом (рис. 2.2).

Рис. 2.2. Цикл виконання команди

Вибірка команди та її виконання суміщені за часом таким чином, що вибірка команди займає один цикл, а її виконання наступний цикл. Ефективний час виконання команди складає один цикл. Якщо команда змінює лічильник команд (наприклад, команда GOTO), то для виконання цієї команди необхідно два цикли.

Цикл вибірки починається із збільшення лічильника команд у такті Q1. Команда зчитується з ПЗП пам’яті програм в тактах Q2 і Q3 та записується в регістр команд в такті Q4.

В циклі виконання команди вибрана команда защепується в регістр команд в такті Q1. На протязі тактів Q2, Q3 і Q4 відбувається декодування і виконання команди. В такті Q3 зчитується пам'ять даних (читання операнда), а запис відбувається в такті Q4.

Таким чином, цикл виконання команди (рис. 2.2) складається з 4-х тактів Q1 – Q4, в кожному з яких виконуються різні заздалегідь заплановані дії:

· Q1 – вибірка певної команди з пам'яті програм і її декодування або змушений NOP – “Вибірка INST (PC + 1)”;

· Q2 – вибірка даних або NOP;

· Q3 – виконання команди і обробка даних – “Виконання INST (PC)”;

· Q4 – Запис даних або NOP.

Розглянемо послідовно основні елементи структури, а також особливості організації і функціонування МК.

Поиск по сайту: