АЛП з розподіленою логікою. Основні способи множення чисел у прямих кодах

Арифметико-логічні пристрої

За структурою розрізняють АЛП з розподіленою та зосередженою логікою.

АЛП першого типу – апаратура для реалізації мікрооперацій, розподілена між регістрами та закріплена за ними.

АЛП другого типу – всі логічні ланцюги об’єднані в арифметико логічному блоці, а всі регістри реалізовані у вигляді над оперативного ЗП.

За способом обміну між регістрами та арифметичним блоком АЛП із зосередженою логікою поділяються на послідовні, паралельні та послідовно-паралельні.

За формою подання чисел розрізняють АЛП з плаваючою комою, фіксованою комою та АЛП, що працюють як з плаваючою так і з фіксованою комою. Залежно від системи числення розрізняють двійкові та десяткові АЛП. Відомі АЛП, що працюють в системах числення з основою 2^К , де К – додатне ціле число.

АЛП з розподіленою логікою. Основні способи множення чисел у прямих кодах.

Регістр 3 – регістр множення

Регістр 1 – регістр добутку

Регістр 2 – регістр множника

Цифрами зазначено номери розрядів суматора і регістрів, стрілками вказаний напрямок зсуву кодів у регістрах.

Цифри, що записані в молодших розрядах регістрів 3,1 при реалізації першого способу мають вагу 2^-n, при реалізації другого – 2.

При початку множення будь-яким способом регістр встановлюється в нульовий стан. Підрахуємо кількість циклів множення (забезпечується лічильниками).

Під час множення першим способом в першому такті і-го циклу аналізується значення молодшого
n-го розряду регістра 2, в якому знаходиться чергова цифра множника. Вміст регістра 3 додається до суми часткових добутків. Якщо регістр 2 дорівнює нулю або не додається, розряд регістра дорівнює нулю. В другому такті здійснюється зсув регістрів 1,2 , що еквівалентно множення їх вмісту на 2^-1 . При сумі цифра молодшого розряду регістру 1 записується у вивільнений старший розряд регістру 2. Після виконання n циклів молодші розряди 2ⁿ- розрядного добутку будуть записані в регістр 2, а старший - в регістр 1. Час множення, якщо не використовується метод прискорення операцій, дорівнює:

t_m=n(t_n+t₃)

де t_n – тривалість тактів підсумовування

t₃ – тривалість зсуву

Приклад:

побудувати схему АЛП для реалізації операції множення першим способом. Синтезувати схему, що обчислює добуток Z=Y*X. Вважати, що розрядність дробів n=16.

Y = 0,Y₁, … ,Y_n

X = 0,X₁, … ,X_n

Регістр 1 - накопичення суми часткових добутків.

Регістр 2 – сума множників.

Регістр 3 – сума множеного.

Регістр 4 – лічильник циклів.

TC – стан тригера переносу

SM – комбінаційний суматор

Регістр 1, 2 реалізують операції зсуву, за нульовим вмістом регістру 4 результат обчислення формується у регістрах 1 та 2.

Зауваження: операційні схеми застосовують для відображення апаратури, що застосовуються для виконання послідовності заданих мікрооперацій.

Z – значення ознаки нуля в циклі регістру 4

Y = 5₁₀ = 0101₂

X = 7₁₀ = 0111₂

Z = 35₁₀ = 00100011₂

Під час множення другим способом множник Х записується в регістр 2, а множник У – в молодші розряди регістру 3.

В кожному і-му циклі множення додавання кодів регістру 3 і 1 управляє цифра регістру 2 (молодший розряд), а в регістрі 3 здійснюється зсув вліво на 1 розряд, в результаті чого формується величина
Y_i=2Y_i-1

Оскільки сума часткових добутків в процесі множення нерухома, зсув регістрів 3 можна сполучити в часі з підсумуванням. Завершення операції множення визначається за нульовим вмістом регістру 2.

Поиск по сайту: