Класс MIMD: несколько потоков команд и несколько потоков данных

К классу MIMD относятся многопроцессорные (мультипроцессорные) ЦВМ и однородные вычислительные среды. К этому же классу можно отнести распределенные вычислительные системы, предназначенные для решения одной общей задачи. Они могут представлять собой многомашинные системы или вычислительные сети.

Многопроцессорная ЦВМ содержит несколько полноценных и независимых процессоров, которые совместно используют общие ресурсы – память или устройства ввода-вывода – и функционируют под управлением единой операционной системы. Многопроцессорные системы по распространенности идут на втором месте после класса SISD. В качестве примеров многопроцессорных ЦВМ можно назвать Intel Paragon, CRAY T3D. Для авиационного применения многопроцессорные ЦВМ также очень удобны, так как позволяют достичь высокой производительности за счет объединения нескольких относительно маломощных процессоров, а также потому, что позволяют строить толерантные БЦВМ, которые сохраняют работоспособность при отказе одного или нескольких процессоров. Пример реализации многопроцессорного бортового вычислителя здесь не рассматривается.

По способу доступа процессоров к общим ресурсам многопроцессорные ЦВМ можно разделить на структуры с общей магистральной шиной, с многовходовой памятью и с матричным коммутатором. Структура многопроцессорной ЦВМ с общей магистральной шиной, объединяющей n процессоров с k устройствами ввода-вывода и общей памятью показана на рис.9.

ß Рис.9. Многопроцессорная ЦВМ с общей магистральной шиной:

ЛП – локальная память, Пр – процессор, УВВ – устройство ввода-вывода

Участвующие в обмене устройства используют общую шину в режиме разделения времени. Разрешение конфликтных ситуаций при одновременном обращении к магистральной шине нескольких устройств осуществляется различными способами. Два основных – это анализ приоритетов или циклический опрос. Анализ приоритетов осуществляет специальное устройство управления — арбитр, который получает от процессоров требования на захват магистрали обмена, определяет, какой из них имеет наибольший приоритет, и предоставляет ему доступ. При циклическом опросе арбитр предоставляет возможность произвести обмен с общей памятью или устройствами ввода- вывода поочередно всем запросившим доступ процессорам.

ß Рис.11. ЦВМ с многовходовой памятью:

Пр – процессор, УУП – устройство управления памятью; МП – модуль памяти

В многопроцессорной ЦВМ с многовходовой памятью каждый процессор связан с памятью отдельной шиной (рис.11). Процессоры получают доступ к памяти в режиме разделения времени, управление доступом осуществляет специальное устройство управления памятью (УУП). Способ арбитража, используемый УУП при поступлении сразу нескольких запросов от процессоров может быть любой – по приоритету, циклически и т.д. В качестве разделяемых ресурсов могут выступать не обязательно модули памяти, но и другие устройства. Недостатком данной структуры является ограничение на максимальное число процессоров и модулей памяти. Однако по сравнению с общей магистралью эта структура обеспечивает более высокую производительность за счет параллельной работы разных пар устройств, например, в структуре рис.11 могут одновременно работать пары Пр1-МП2 и Пр2-МП1

В многопроцессорной ЦВМ с матричным коммутатором (рис.12) n процессоров соединяются с m одновходовыми модулями памяти посредством специального устройства – матричного коммутатора. Коммутатор обеспечивает одновременное соединение между собой k пар процессоров и модулей памяти, где k=min{n,m}. В такой структуре интерфейсы коммутируемых устройств максимально просты и представляют собой совокупность проводов без каких-либо логических узлов для разрешения конфликтов. Вся необходимая логика сосредоточена в матричном коммутаторе. Матричные структуры связей обеспечивают высокую производительность и надежность, однако требуют для своей реализации больших аппаратных затрат.

ß Рис.12. Матричный коммутатор:Пр – процессор, МП – модуль памяти

Поиск по сайту: