Архитектурные особенности и организация функционирования

Содержание

1 Стандарт специальности.................................................................................... 4

Основные характеристики и области применения ЭВМ различных

классов.................................................................................................................... 4

2.1 Общие принципы построения и архитектуры вычислительных машин........... 4

2.1.1 Понятие архитектуры.....................................................................................................................4

2.1.2 Архитектура системы команд. Архитектуры CISC и RISC....................................................... 5

2.1.3 Классификация компьютеров по областям применения............................................................ 6

2.2 Иформационно-логические основы вычислительных машин их

функциональная и структурная организация....................................................... 8

2.3 Поцессоры............................................................................................................. 10

2.3.1 CISC-процессоры......................................................................................................................... 10

Процессоры Intel 8086................................................................................................................................. 10

Процессоры Pentium.................................................................................................................................... 13

Процессоры Pentium 4................................................................................................................................. 14

2.3.2 RISC-процессоры ......................................................................................................................... 16

Особенности процессоров с архитектурой SPARC.................................................................................. 16

Процессоры SuperSPARC........................................................................................................................... 17

Процессоры HyperSPARC........................................................................................................................... 17

2.4 Память.................................................................................................................... 20

2.4.1 Иерархия памяти, КЭШ-память..................................................................................................20

2.4.2 Виртуальная память.....................................................................................................................22

2.4.3 Физическая организация памяти ................................................................................................22

2.4.4 Внешняя память ........................................................................................................................... 23

Дисковая память..........................................................................................................................................24

Память на гибких магнитных дисках.........................................................................................................24

Память на жестких магнитных дисках ......................................................................................................25

Кэширование диска.....................................................................................................................................26

Общие сведения о RAID-технологиях.......................................................................................................27

2.5 Основные стадии выполнения команды. Рабочий цикл процессора .............. 28

2.6 Организация прерываний в ЭВМ........................................................................ 29

2.7 Каналы и интерфейсы ввода вывода .................................................................. 31

2.7.1 Обзор интерфейсов ввода вывода............................................................................................... 32

2.7.2 Характеристики современных интерфейсов ввода-вывода ..................................................... 33

2.8 Периферийные устройства .................................................................................. 34

2.8.1 Печатающие устройства (принтеры).......................................................................................... 34

Матричные принтеры..................................................................................................................................35

Струнные принтеры.....................................................................................................................................35

Лазерные и LED-принтеры.........................................................................................................................36

Принтеры с термопереносом восковой мастики.......................................................................................37

Принтеры с термосублимацией красителя................................................................................................37

Принтеры с изменением фазы красителя ..................................................................................................37

Плоттеры ......................................................................................................................................................38

2.8.2 Модемы......................................................................................................................................... 38

Протоколы....................................................................................................................................................39

2.8.3 Сканеры......................................................................................................................................... 40

2.8.4 Видеосистема................................................................................................................................ 42

Видеоадаптеры.......................—...................................................................................................................43

Мониторы.....................................................................................................................................................44

Общие параметры видеосистемы...............................................................................................................45

2.9 Программное обеспечение................................................................................... 46

2.9.1 Классификация программного обеспечения (ПО).................................................................... 46

2.9.2 Операционные системы............................................................................................................... 47

Архитектурные особенности и организация функционирования

вычислительных машин различных классов.............................................. 50

3.1 Классификация вычислительных систем........................................................... 50

3.2 Многомашинные и многопроцессорные вычислительные системы............... 50

3.2.1 Многомашинные вычислительные системы ............................................................................. 51

3.2.2 Многопроцессорные вычислительные системы ....................................................................... 52

3.3 Типовые вычислительные структуры и программное обеспечение................ 54

3.4 Системы с конвейерной обработкой данных..................................................... 56

3.5 Матричные вычислительные системы ............................................................... 57

3.6 Ассоциативные вычислительные системы ........................................................ 58

3.7 Принципы векторной обработки......................................................................... 60

4 Сети ЭВМ............................................................................................................. 61

4.1 Общие понятия. Классификация.........................................................................61

4.2 ЛВС и компоненты ЛВС...................................................................................... 61

4.2.1 Локальная вычислительная сеть................................................................................................. 61

4.2.2 Основные компоненты вычислительной сети........................................................................... 61

Рабочая станция...........................................................................................................................................62

Сервер ..........................................................................................................................................................62

Сетевое оборудование................................—................—..-...-..-......................-..--..........................-...-.......63

Сетевая операционная система...................................................................................................................63

Сетевое программное обеспечение............................................................................................................ 64

4.3 Глобальная вычислительная сеть Internet.......................................................... 64

4.3.1 Интернет - сеть виртуальных сетей...................................................................................... .....64

4.3.2 Каналы связи................................................................................................................................. 66

5 Литература.......................................................................................................... 68

1 Стандарт специальности

• Основные характеристики, области применения ЭВМ различных классов;

• Функциональная и структурная организация процессора;

• Организация памяти ЭВМ;

• Основные стадии выполнения команды;

• Организация прерываний в ЭВМ;

• Организация ввода-вывода;

• Периферийные устройства;

• Архитектурные особенности организации ЭВМ различных классов;

• Параллельные системы;

• Понятие о многомашинных и многопроцессорных вычислительных системах;

• Матричные и ассоциативные вычислительные сети;

• Конвейерные и потоковые вычислительные сети;
Сети ЭВМ;

• Информационно-вычислительные системы и сети.

2 Основные характеристики и области применения ЭВМ различ­ных классов

2.1 Общие принципы построения и архитектуры вычислительных ма­шин

2.1.1 Понятие архитектуры

Термин «архитектура системы» употребляется как в узком, так и в широком смысле этого слова. В узком смысле под архитектурой понимается архитектура набора команд. Архитектура набора команд служит границей между аппаратурой и программным обеспе­чением и представляет часть системы, которая видна программисту или разработчику. В широком смысле архитектура охватывает понятие организации системы, включающее та­кие высокоуровневые аспекты как систему памяти, структуру системной шины, организа­цию ввода/вывода и подсистему команд т.п.

Применительно к вычислительным системам термин «архитектура» может быть оп­ределен как распределение функций, реализуемых системой, между ее уровнями, точнее как определение границ между этими уровнями. Таким образом, архитектура вычисли­тельной системы предполагает многоуровневую организацию. Архитектура первого уров­ня определяет, какие функции по обработке данных выполняются системой в целом, а ка­кие возлагаются на внешний мир (пользователей, операторов, администраторов баз дан­ных и т.д.). Система взаимодействует с внешним миром через набор интерфейсов: языки (язык оператора, языки программирования, языки описания и манипулирования базой данных, язык управления заданиями) и системные программы (программы-утилиты, про­граммы редактирования, сортировки, сохранения и восстановления информации).

Интерфейсы следующих уровней могут разграничивать определенные уровни внут­ри программного обеспечения. Например, уровень управления логическими ресурсами

(управление файлами, виртуальной памятью и т.д.), и уровень управления физическими ресурсами (управление внешней и оперативной памятью, управления процессами и т.д.).

Следующий уровень отражает основную линию разграничения системы, а именно границу между системным программным обеспечением и аппаратурой. Эту идею можно развить и дальше и говорить о распределении функций между отдельными частями физи­ческой системы. Например, некоторый интерфейс определяет, какие функции реализуют центральные процессоры, а какие - процессоры ввода/вывода. Архитектура следующего уровня определяет разграничение функций между процессорами ввода/вывода и контрол­лерами внешних устройств. В свою очередь можно разграничить функции, реализуемые контроллерами и самими устройствами ввода/вывода (терминалами, модемами, накопите­лями на магнитных дисках и лентах). Архитектура таких уровней часто называется архи­тектурой физического ввода/вывода.

2.1.2 Архитектура системы команд. Архитектуры CISC и RISC.

Двумя основными архитектурами набора команд, используемыми компьютерной промышленностью на современном этапе развития вычислительной техники являются ар­хитектуры CISC и RISC. Основоположником CISC-архитектуры можно считать компанию IBM с ее базовой архитектурой IBM360, ядро которой используется с!964 года и дошло до наших дней, например, в таких современных мейнфреймах как IBM ES/9000.

Лидером в разработке микропроцессоров с полным набором команд (CISC -Complete Instruction Set Computer) считается компания Intel со своей серией х86 и Pentium. Эта архитектура является практическим стандартом для рынка микрокомпьютеров. Для CISC-процессоров характерно: сравнительно небольшое число регистров общего назначе­ния; большое количество машинных команд, некоторые из которых нагружены семанти­чески аналогично операторам высокоуровневых языков программирования и выполняют­ся за много тактов; большое количество методов адресации; большое количество форма­тов команд различной разрядности; преобладание двухадресного формата команд; нали­чие команд обработки типа регистр-память.

Основой архитектуры современных высокопроизводительных рабочих станций и серверов является архитектура компьютера с сокращенным набором команд (RISC -Reduced Instruction Set Computer). Корни этой архитектуры уходят к компьютерам CDC6600, которые одни из первых начали оснащаться упрощенным набором команд для увеличения быстродействия. RISC в современном его понимании сформировалось на базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессо­ра RISC университета Беркли и процессора MIPS Стенфордского университета.

Эти три машины имели много общего. Все они придерживались архитектуры, отде­ляющей команды обработки от команд работы с памятью, и делали упор на эффективную конвейерную обработку. Система команд разрабатывалась таким образом, чтобы выпол­нение любой команды занимало небольшое количество машинных тактов {предпочти­тельно один машинный такт). Сама логика выполнения команд с целью повышения про­изводительности ориентировалась на аппаратную, а не на микропрограммную реализа­цию. Чтобы упростить логику декодирования команд использовались команды фиксиро­ванной длины и фиксированного формата.

Среди других особенностей RISC-архитектур следует отметить наличие достаточно большого регистрового файла (в типовых RISC-процессорах реализуются 32 или большее число регистров по сравнению с 8 - 16 регистрами в CISC-архитектурах), что позволяет большему объему данных храниться в регистрах на процессорном кристалле большее время и упрощает работу компилятора по распределению регистров под переменные. Для обработки, как правило, используются трехадресные команды, что помимо упрощения

дешифрации дает возможность сохранять большее число переменных в регистрах без их последующей перезагрузки.

С 1986 года началась активная промышленная реализация архитектуры RISC. К на­стоящему времени эта архитектура прочно занимает лидирующие позиции на мировом компьютерном рынке рабочих станций и серверов.

Следует отметить, что в последних разработках компании Intel, а также ее последо­вателей-конкурентов (AMD, Cyrix, NexGen и др.) широко используются идеи, реализован­ные в RISC-микропроцессорах, так что многие различия между CISC и RISC стираются. Однако сложность архитектуры и системы команд х86 остается и является главным фак­тором, ограничивающим производительность процессоров на ее основе.

2.1.3 Классификация компьютеров по областям применения

ЭВМ можно классифицировать по областям применения следующим образом:

• Персональные компьютеры и рабочие станции

• Х-терминалы

• Серверы

• Мейнфреймы

• Кластерные архитектуры

Персональные компьютеры и рабочие станции. Персональные компьютеры (ПК) появились в результате эволюции миникомпьютеров при переходе элементной базы ма­шин с малой и средней степенью интеграции на большие и сверхбольшие интегральные схемы. ПК - это прежде всего «дружественный интерфейс», проблемно-ориентированные среды и инструментальные средства для автоматизации разработки прикладных про­грамм, низкая стоимость и т.д.

Создание RISC-процессоров и микросхем памяти большой емкости привело к фор­мированию настольных систем высокой производительности, которые также известны как рабочие станции. Ориентация рабочих станций на профессиональных пользователей при­вела к тому, что рабочие станции - это хорошо сбалансированные системы, в которых вы­сокое быстродействие сочетается с большим объемом оперативной и внешней памяти, высокопроизводительными внутренними магистралями, высококачественной и быстро­действующей графической подсистемой и разнообразными устройствами ввода/вывода. Это свойство выгодно отличает рабочие станции среднего и высокого класса от ПК и се­годня.

В последнее время быстрый рост производительности ПК на базе новейших микро­процессоров в сочетании с резким снижением цен на эти изделия и развитием технологии стирает грань между ПК и рабочими станциями. ПК в настоящее время имеют достаточ­ную производительность, а рабочие станции чаще на базе UNIX имеют программное обеспечение, способное выполнять большинство функций, которые ассоциируются с по­нятием ПК.

X-терминалы. Вычислительные системы обладающие минимальным набором средств обработки информации и ориентированные, главным образом, на организацию взаимодействия пользователя с высокопроизводительной вычислительной системой (сер­вером), которая и осуществляет обработку информации.

Серверы. Прикладные многопользовательские коммерческие и бизнес-системы, крупные издательские системы, сетевые приложения и системы обслуживания коммуни­каций все более требуют перехода к модели организации системы «клиент-сервер» и рас­пределенной обработке данных. В распределенной модели «клиент-сервер» часть работы

выполняет сервер, а часть пользовательский компьютер (клиент). Существует несколько типов серверов, ориентированных на разные применения: файл-сервер, сервер базы дан­ных, принт-сервер, вычислительный сервер, сервер приложений. Таким образом, тип сер­вера определяется видом ресурса, которым он владеет (файловая система, база данных, принтеры, процессоры или прикладные пакеты программ). В зависимости от числа поль­зователей и характера решаемых ими задач требования к составу оборудования и про­граммного обеспечения сервера, к его надежности и производительности сильно варьи­руются.

Современные серверы высокой мощности характеризуются:

• наличием двух или более центральных процессоров RISC, реже CISC;

• многоуровневой шинной архитектурой, в которой запатентованная высокоскоро­стная системная шина связывает между собой несколько процессоров и опера­тивную память, а также множество стандартных шнн ввода/вывода, размещен­ных в том же корпусе;

» поддержкой технологии дисковых массивов RAID;

• поддержкой режима симметричной многопроцессорной обработки, которая по­зволяет распределять задания по нескольким центральным процессорам или ре­жима асимметричной многопроцессорной обработки, которая допускает выделе­ние процессоров для выполнения конкретных задач.

Мепнфрепмы. Мейнфрейм - это синоним понятия «большая универсальная ЭВМ». Мейнфреймы и до сегодняшнего дня остаются наиболее мощными (не считая суперком­пьютеров) вычислительными системами общего назначения, обеспечивающими непре­рывный круглосуточный режим эксплуатации. Они могут включать один или несколько процессоров, каждый из которых, в свою очередь, может оснащаться векторными сопро­цессорами (ускорителями операций с суперкомпьютерной производительностью).

Основными поставщиками мейнфреймов являются известные компьютерные компа­нии IBM (ведущая роль), Amdahl, ICL, Siemens Nixdorf и др. В архитектурном плане мейнфреймы представляют собой многопроцессорные системы, содержащие один или не­сколько центральных и периферийных процессоров с общей памятью, связанных между собой высокоскоростными магистралями передачи данных. При этом основная вычисли­тельная нагрузка ложится на центральные процессоры, а периферийные процессоры (в терминологии IBM - селекторные, блок-мультиплексные, мультиплексные каналы и про­цессоры телеобработки) обеспечивают работу с широкой номенклатурой периферийных устройств.

Стремительный рост производительности персональных компьютеров, рабочих станций и серверов создал тенденцию перехода с мейнфреймов на компьютеры менее до­рогих классов: миникомпьютеры и многопроцессорные серверы. Эта тенденция получила название "разукрупнение" (downsizing). Однако этот процесс в самое последнее время не­сколько замедлился. Основной причиной возрождения интереса к мейнфреймам эксперты считают сложность перехода к распределенной архитектуре клиент-сервер, которая оказа­лась выше, чем предполагалось. Кроме того, многие пользователи считают, что распреде­ленная среда не обладает достаточной надежностью для наиболее ответственных прило­жений, которой обладают мейнфреймы.

Главным недостатком мейнфреймов в настоящее время остается относительно низ­кое соотношение производительность/стоимость.

Кластерные архитектуры. Двумя основными проблемами построения вычисли­тельных систем для критически важных приложений, являются обеспечение высокой про­изводительности и продолжительного функционирования систем. Наиболее эффективный способ достижения заданного уровня производительности - применение параллельных

масштабируемых архитектур. Задача обеспечения продолжительного функционирования системы имеет три составляющих: надежность, готовность и удобство обслуживания. Наиболее эффектиными в этом плане являются кластерные системы. Термин «кластериза­ция» можно определить как реализация объединения машин, представляющегося единым целым для операционной системы, системного программного обеспечения, прикладных программ и пользователей. Машины, кластеризованные вместе таким способом могут при отказе одного процессора очень быстро перераспределить работу на другие процессоры внутри кластера.

Первой концепцию кластерной системы анонсировала компания DEC, определив ее как группу объединенных между собой вычислительных машин, представляющих собой единый узел обработки информации. VAX-кластер представляет собой слабосвязанную многомашинную систему с общей внешней памятью, обеспечивающую единый механизм управления и администрирования. В настоящее время на смену VAX-кластерам приходят UNIX-кластеры. При этом VAX-кластеры предлагают проверенный набор решений, кото­рый устанавливает критерии для оценки подобных систем.

2.2 Иформационно-логические основы вычислительныхмашин их функциональная и структурная организация

Любая вычислительная система включает следующие узлы:

• Арифметико-логическое устройство (АЛУ), выполняющее арифметические и ло­гические операции.

• Устройство управления (УУ), которое организует процесс выполнения про­грамм.

• Запоминающее устройство (память) для хранения программ и данных. « Внешние устройства для ввода-вывода информации (ВУ).

Рис. 2.1. Логическая организация ЭВМ Одинарные линии называют управляющие связи, двойные - информационные.

В общих чертах работу вычислительной системы можно описать следующим обра­зом; устройство управления инициирует процесс чтения из памяти очередной команды программы, расшифровывает ее и подключает необходимые для ее выполнения цепи и устройства (АЛУ или ВУ), после чего цикл повторяется для выполнения следующей ко­манды. Таким образом, все действия в ЭВМ выполняются под управлением программы, хранящейся в памяти. В связи с этим основным принципом работы ЭВМ является прин­цип программного управления.

Описанный принцип работы и структура ЭВМ - это классическая организация вы­числительной системы, известная под названием неймановской архитектуры. Характер­ным ее отличием является то, что для хранения программ и данных используется одно и то же пространство памяти, т.е. содержимое ячейки памяти интерпретируется оператором обработки информации, в качестве которого в простейшем случае выступает процессор. Другим типом архитектуры является т.н. гарвардская архитектура, в которой память про­грамм и память данных разделены и имеют собственные адресные пространства и спосо­бы доступа к ним.

Подсистема ввода-вывода в простейшем случае представлена набором адресуемых буферных схем и регистров (портов), через которые осуществляется связь с внешними и внутренними аппаратными средствами системы. Подсистема ввода-вывода обычно ис­пользует единый механизм адресации портов, размещаемых в специальном пространстве ввода-вывода. В некоторых системах для размещения пространства ввода-вывода выделя­ется область в пространстве памяти данных - т.н. отраженный на память ввод-вывод. Ор­ганизация доступа к портам в таких системах ничем не отличается от процесса записи-считывания данных в ячейки памяти. В других системах пространство ввода-вывода раз­мещается в специальном логически изолированном от других пространств данных про­странстве - т.н. изолированный ввод-вывод. В этом случае для доступа к портам необхо­димы специальные команды ввода-вывода.

Современные ЭВМ могут иметь различную архитектуру, но обязательно содержат в своей структуре рассмотренные элементы и используют основной принцип функциониро­вания ЭВМ, дополненный новыми принципами, к которым можно отнести принципы мо­дульности, магистральности и микропрограммируемости.

Модульность - это способ построения компьютера на основе набора модулей. Мо­дулем называется конструктивно и функционально законченный электронный блок в стандартном исполнении. Это означает, что с помощью модуля может быть реализована какая-то функция либо самостоятельно, либо совместно с другими модулями.

Магистральность - это способ соединения между различными модулями компьюте­ра, когда входные и выходные устройства модулей соединяются одними и теми же прово­дами, совокупность которых называется шиной. Магистраль компьютера состоит из не­скольких групп шин, разделяемых по функциональному признаку - шина адреса, шина данных, шина управления.

Микропрограммируемость - это способ реализации принципа программного управ­ления. Суть его состоит в том, что принцип программного управления распространяется и на реализацию устройства управления. Другими словами, устройство управления строится точно так же, как и весь компьютер, только на микроуровне, т.е. в составе устройства управления имеется своя память, называемая управляющей памятью или памятью микро­команд, свой "процессор", свое устройство управления и т. д.

Использование рассмотренных принципов и объединение в одном устройстве, на­званом центральный процессор (ЦП), АЛУ и УУ, привели к видоизмененной структуре современной ЭВМ, изображенной на рис. 2.2.

^__________________________Магистраль______^

Рис. 2.2 Модульная структура современной ЭВМ

Наиболее распространенной является структура вычислительной системы (ВС), имеющая две или три (в большинстве случаев) общих магистрали (шины), к которым под воздействием устройств управления могут поочередно подключаться, входящие в систему узлы (см. рис. 2.3).

Рис. 2.3. Трехмагистральная организация ЭВМ

В приведенной на рис. 2.3 схеме, обработку информации осуществляет ЦП, синхро­низируемый тактовыми импульсами устройства синхронизации. Обмен информацией ме­жду МП и остальными блоками ВС осуществляется по трем магистралям (шинам): адрес­ной, данных и управляющей. Магистраль адреса (МА, ША) служит для передачи кода ад­реса, по которому производится обращение к устройствам памяти ввода-вывода и прочим внешним устройствам. Обрабатываемая информация и результаты вычислений передают­ся по магистрали данных (МД, ШД). Магистраль управления (МУ) передает управляю­щие сигналы на все блоки ВС, настраивая устройства, участвующие в выполняемой ко­манде, на нужный режим работы.

Использование в ВС трех магистралей обеспечивает высокое быстродействие и уп­рощает процесс вычисления. Возможно построение ВС с одной или двумя магистралями, по которым последовательно передаются код адреса и обрабатываемая информация, но при этом значительно возрастает время выполнения команды и усложняется организация обмена информацией между узлами.

Поцессоры

2.3.1 CISC-процессоры

Процессоры Intel 8086

Родоначальником архитектуры процессоров Intel x86 является процессор Intel 8086 (1978 год). Intel 8086 представляет собой 16-битовую архитектуру со всеми внутренними регистрами, имеющими 16-битовую разрядность. К процессорам этого класса относятся микропроцессоры: Intel 80286 (24 битная архитектура), 80386 (32 битная архитектура), 80486 (32-битовые процессоры с внутренней кэш-памятью и встроенным сопроцессором (только DX)), Pentium, Pentium II и т.д.

Особенностью этих процессоров является преемственность на уровне машинных команд: программы, написанные для младших моделей процессоров, без каких-либо из­менений могут быть выполнены на более старших моделях. При этом базой является сис­тема команд процессора 8086.

Структуру центрального процессора Intel 8086 можно разделить на два логических блока (рис.2.4):

• блок исполнения (EUrExecution Unit);

• блок интерфейса шин (BIU:Bus Interface Unit).

В состав EU входят: арифметическо-логическое устройство ALU, устройство управ­ления CU и десять регистров. Устройства блока EU обеспечивают обработку команд, вы­полнение арифметических и логических операций.

Блок ВШ ключает устройство управления шинами, блок очереди команд, регистры сегментов и предназначен для выполнения следующих функций:

• управление обменом данными с EU, памятью и внешними устройствами вво­да/вывода;

• адресация памяти;

• выборка команд (осуществляется с помощью блока очереди команд Queue, кото­рый позволяет выбирать команды с упреждением).

Рис. 2.4. Структура микропроцессора Intel 6086

Регистры микропроцессора имеют следующее назначение:

Регистры общего назначения - это 16-разрядные регистры АХ, ВХ, СХ, DX, каждый из которых состоит из двух 8-разрядных регистров, например, АХ состоит из АН (старшая часть) и AL (младшая часть).

В общем случае функция, выполняемая тем или иным регистром, определяется ко­мандами, в которых он используется. При этом с каждым регистром связано некоторое стандартное его значение:

• регистр АХ служит для временного хранения данных (регистр аккумулятор), часто используется при выполнении операций сложения, вычитания, сравнения и других арифметических и логических операций;

• регистр ВХ служит для хранения адреса некоторой области памяти (базовый ре­гистр), а также используется как вычислительный регистр;

• регистр СХ иногда используется для временного хранения данных, но в основ­ном служит счетчиком, в нем хранится число повторений одной команды или фрагмента программы;

• регистр DX используется главным образом для временного хранения данных, часто служит средством пересылки данных между разными программными сис­темами, а также используется в качестве расширителя аккумулятора для вычис­лений повышенной точности и при умножении и делении.

Регистры указатели - это 16-разрядные регистры ВР (указатель базы), SI (индекс источника), DI (индекс результата), SP (указатель стека), IP (указатель команд).

Регистры SI, DI, BP используются в командах для хранения адресов памяти. При ад­ресации памяти эти регистры могут быть использованы в различных комбинациях, что определяет различные режимами адресации.

Регистр SP определяет смещение текущей вершины стека. Указатель стека SP вместе с сегментным регистром стека SS используется для формирования физического адреса стека.

Регистр указателя команд IP, иначе называемый регистром счетчика команд и хра­нит адрес ячейки памяти, содержащей начало следующей команды. Микропроцессор ис­пользует регистр IP совместно с регистром CS для формирования физического адреса очередной выполняемой команды

Регистры сегментов - это 16-разрядные регистры, которые позволяют организовать память в виде совокупности четырех различных сегментов.

• CS - регистр программного сегмента (сегмента кода) определяет местоположе­ние части памяти, содержащей программу, то есть выполняемые процессором команды;

• DS - регистр информационного сегмента (сегмента данных) идентифицирует часть памяти, предназначенной для хранения данных;

• SS - регистр стекового сегмента (сегмента стека) определяет часть памяти, ис­пользуемой как системный стек;

• ES - регистр расширенного сегмента (дополнительного сегмента) указывает до­полнительную область памяти, используемую для хранения данных.

Регистр флагов - это 16-разрядный регистр, содержащий биты, определяющие код условия, установленный последней выполненной командой или состояние микропроцес^ сора. Эти биты называются флагами.

Биты регистра флагов имеют следующее назначение:

OF (признак переполнения) - равен единице, если возникает арифметическое пере­полнение, то есть когда объем результата превышает размер ячейки назначения;

DF (признак направления) - устанавливается в единицу для автоматического декре­мента в командах обработки строк, и в ноль - для инкремента;

IF (признак разрешения прерывания) - прерывания разрешены, если IF=1. Если IF=0, то распознаются лишь немаскированные прерывания;

TF (признаков трассировки) - если TF=1, то процессор переходит в состояние прерывания INT 3 после выполнения каждой команды;

SF (признак знака) - SF=1, когда старший бит результата равен единице. Иными словами, SF=0 для положительных чисел, и SF=1 для отрицательных чисел; ZF (признак нулевого результата) - ZF=1, если результат равен нулю;

AF (признак дополнительного переноса) - этот флаг устанавливается в единицу во время выполнения команд десятичного сложения и вычитания при возникновении пере­носа или заема между полубайтами;

PF (признак четности) - этот признак устанавливается в единицу, если результат имеет четное число единиц;

CF (признак переноса) - этот флаг устанавливается в единицу, если имеет место пе­ренос или заем из старшего бита результата, он полезен для произведения операций над числами длиной в несколько слов, которые сопряжены с переносами и заемами из слова в слово;

Х- зарезервированные биты. Процессоры Pentium

Архитектура микропроцессора Pentium значительно отличается от приведенной вы­ше, что обуславливает следующие преимущества указанного класса процессоров:

• двухпотоковая суперскалярная организация, допускающая параллельное выпол­нение пары простых команд;

• наличие двух независимых двухканальных множественно-ассоциативных кэшей для команд и для данных, обеспечивающих выборку данных для двух операций в каждом такте;

• динамическое прогнозирование переходов;

• конвейерная организация устройства плавающей точки с 8 ступенями;

• двоичная совместимость с существующими процессорами семейства 80x86.

Упрощенная структура процессора Pentium представлена на рис. 2.5. Прежде всего,
новая микроархитектура этого процессора базируется на идее суперскалярной обработки.
Основные команды распределяются по двум независимым исполнительным устройствам
(конвейерам U и V). Конвейер U может выполнять любые команды семейства х86, вклю­
чая целочисленные команды и команды с плавающей точкой. Конвейер V предназначен
для выполнения простых целочисленных команд и некоторых команд с плавающей точ­
кой. Команды могут направляться в каждое из этих устройств одновременно, причем при
выдаче устройством управления в одном такте пары команд более сложная команда по­
ступает в конвейер U, а менее сложная - в конвейер V (при этом, однако, не все команды
совместимы). Остальные устройства процессора предназначены для снабжения конвейе­
ров необходимыми командами и данными.— --•- ————— -—-

В процессоре Pentium используется раздельная кэш-память команд и данных, что обеспечивает независимость обращений. За один такт из каждой кэш-памяти могут счи­тываться два слова. Для повышения эффективности перезагрузки кэш-памяти в процессо­ре применяется 64-битовая внешняя шина данных.

В процессоре предусмотрен механизм динамического прогнозирования направления переходов. С этой целью на кристалле размещена небольшая кэш-память, которая называ­ется буфером целевых адресов переходов (ВТВ), и две независимые пары буферов пред­варительной выборки команд (по два 32-битовых буфера на каждый конвейер). Буфер це­левых адресов переходов хранит адреса команд, которые находятся в буферах предвари­тельной выборки. Работа буферов предварительной выборки организована таким образом, что в каждый момент времени осуществляется выборка команд только в один из буферов соответствующей пары. При обнаружении в потоке команд операции перехода вычислен­ный адрес перехода сравнивается с адресами, хранящимися в буфере ВТВ. В случае сов­падения предсказывается, что переход будет выполнен, и разрешается работа другого бу­фера предварительной выборки, который начинает выдавать команды для выполнения в соответствующий конвейер. При несовпадении считается, что переход выполняться не будет и буфер предварительной выборки не переключается, продолжая обычный порядок выдачи команд. Это позволяет избежать простоев конвейеров при правильном прогнозе направления перехода.

Рис. 2.5. Упрощенная структура процессора Pentium

Процессоры Pentium 4

Intel Pentium 4 — это первый процессор в семействе 32-битных процессоров седьмо­го поколения от Intel. Несмотря на то что Intel Pentium 4 является процессором с архитек­турой IA-32, последняя сильно отличается от архитектуры процессоров семейства Р6 (в него входят процессоры Intel Pentium Pro, Intel Pentium II, Intel Pentium III, Intel Celeron и Intel Xeon) и даже получила специальное название — NetBurst. К основным новшествам архитектуры NetBurst являются:

• Hyper-Pipelined Technology, ~ ~~ ~~ ~~ " "—•——

• Execution Trace Cache,

• Rapid Execution Engine,

• 400 MHz System Bus,

• Advanced Dynamic Execution,

• Advanced Transfer Cache,

• Streaming SIMD Extensions 2 (SSE2).

Hyper-Pipelined Technology. Суть технологии гиперконвеерной технологии заключа­ется в том, что Intel Pentium 4 имеет очень длинный конвейер, состоящий из 20 стадий. Для сравнения: конвейер у процессоров семейства Р6 состоит всего из 10 стадий. Пре­имущества от использования такого новшества далеко не очевидны.

С одной стороны, более длинный конвейер позволяет упростить логику работы каж­дой отдельной стадии, а значит, более просто реализовать ее аппаратно, что приводит к уменьшению времени выполнения каждой отдельно взятой стадии. А это в конечном сче­те приводит к тому, что тактовая частота процессора может быть значительно увеличена.

С другой стороны, при обнаружении неправильно предсказанного перехода весь конвейер останавливается вместе с одновременным сбросом его содержимого, после чего разгоняется заново — и чем длиннее конвейер, тем больше времени занимает его разгон.

Поэтому при увеличении длины конвейера для обеспечения роста производительности нужно повышать эффективность алгоритмов предсказания переходов.

Execution Trace Cache - это название и способ реализации Ll-кэша инструкций в ар­хитектуре NetBurst. Смысловое содержание этого термина можно перевести как «кэщ трассировки выполняемых микроопераций».

В Execution Trace Cache хранятся микрооперации, полученные в результате декоди­рования входного потока инструкций исполняемого кода и готовые для передачи на вы­полнение конвейеру. Емкость Execution Trace Cache составляет 12 Кбайт.

Execution Trace Cache устроен таким образом, что вместе с кодом каждой микроопе­рации в нем хранятся результаты выполнения ветвей кода для этой микрооперации — в той же строке кэша (cache line), что и сама микрооперация. Это позволяет легко и свое­временно выявлять микрооперации, которые никогда не будут выполнены, и быстро уда­лять их из Ll-кэша инструкций, а также оперативно «вычищать» Execution Trace Cache от «лишних» микроопераций в случае обнаружения ошибочно предсказанного перехода. По­следнее обстоятельство особенно важно, так как позволяет сократить общее время реини-циализации конвейера после его остановки в результате выполнения перехода, который был предсказан неправильно.

Rapid Execution Engine. Так, в архитектуре NetBurst назван блок выполнения ариф­метико-логических операций. Rapid Execution Engine, во-первых, состоит из двух ALU-модулей, работающих параллельно, во-вторых, рабочая тактовая частота этих ALU-модулей в два раза выше тактовой частоты процессора — это достигается за счет регист­рации как переднего, так и заднего фронта задающего тактового сигнала. Таким образом, каждый ALU-модуль способен выполнить до двух целочисленных операций за один рабо­чий такт процессора, а весь Rapid Execution Engine в целом — до четырех таких операций.

400 MHz System Bus. Физически системная шина у Intel Pentium 4 тактируется часто­той в 100 МГц, однако благодаря использованию технологии Quad Pumping по этой шине передается четыре блока данных за один такт (аналогично тому, как это делается при пе­редаче данных в режиме AGP 4X по AGP-шине). Так что эффективная рабочая частота системной шины у Intel Pentium 4 (которую также называют Quad Pumped Bus) составляет 400 МГц, а пропускная способность — 3,2 Гбайт/с.

Advanced Dynamic Execution — это обобщенное название механизма динамического выполнения команд (dynamic execution), используемого в NetBurst, построенного на трех базовых концепциях: предсказание переходов (branch prediction), динамический анализ потока данных (dynamic dataflow analysis) и спекулятивное выполнение инструкции (out-of-order execution). Аналогичный механизм, названный Dynamic Execution, используется в процессорах семейства Р6, однако в Intel Pentium 4 он улучшен.

Так, например, емкость пула, в котором хранятся готовые для обработки инструкции (out-of-order instruction window), у Intel Pentium 4 увеличена до 126 инструкций — против 42 у процессоров семейства Р6.

Кроме того, в Intel Pentium 4 интегрирован более совершенный механизм предсказа­ния переходов и количество ошибочно предсказанных переходов у него в среднем на 33% меньше, чем у процессоров с архитектурой Р6.

Advanced Transfer Cache - это, в архитектуре NetBurst, Ь2-кэш процессора емкостью 256 Кбайт. Ширина шины, по которой идет обмен данными между Advanced Transfer Cache и процессором, составляет 256 бит (32 байта), а ее тактовая частота совпадает с так­товой частотой ядра процессора.

Streaming SIMD Extensions 2 (SSE2). В Intel Pentium 4 также интегрирован набор из 144 новых SIMD-инструкций, получивший название Streaming SIMD Extensions 2 (сокра-

щенно — SSE2), который добавлен к базовому набору SSE-инструкций, реализованному ранее в процессоре Intel Pentium HI.

Из этих 144 инструкций 68 — расширяют возможности старых SIMD-инструкций по работе с целыми числами, а 76 — являются совершенно новыми. Среди последних — ин­струкции, позволяющие оперировать со 128-разрядными числами (как целыми, так и ве­щественными с двойной точностью).

Новые 88Е2-инструкции были добавлены с той же целью, что и появившийся ранее набор SSE-инструкциЙ — для увеличения производительности системы при обработке аудио- и видеоданных.

Front End

Рис. 2.6. Блок схемапроцессора Pentium 4

Retirement - отставка [отсрочка)

• Branch - переход

Fetch - выборка

Совместимые с Intel процессоры выпускают следующие производители Advanced Micro Devices (AMD), Cyrix Corp и NexGen.

2.3.2 RISC-процессоры

Особенности процессоров с архитектурой SPARC

Масштабируемая процессорная архитектура компании Sun Microsystems (SPARC -Scalable Processor Architecture) является наиболее широко распространенной RISC-архитектурой, отражающей доминирующее положение компании на рынке UNIX-рабочих станций и серверов. Процессоры с архитектурой SPARC лицензированы и изготавливают­ся по спецификациям Sun несколькими производителями, среди которых следует отме­тить компании Texas Instruments, Fujitsu, LSI Logic, Bipolar International Technology, Philips и Cypress Semiconductor,

Процессоры с архитектурой SPARC занимают лидирующие позиции на рынке RISC-кристаллов (по данным независимой компании ЮС за 1992 год архитектура SPARC зани­мала 56% рынка, далее следовали MIPS - 15% и PA-RISC - 12.2%).

Первоначально архитектура SPARC была разработана с целью упрощения реализа­ции 32-битового процессора. В последствии по мере улучшения технологии изготовления интегральных схем она постепенно развивалось и в настоящее время имеется 64-битовая версия этой архитектуры.

В отличие от большинства RISC архитектур SPARC использует регистровые окна, которые обеспечивают удобный механизм передачи параметров между программами и возврата результатов. Архитектура SPARC была первой коммерческой разработкой, реа­лизующей механизмы отложенных переходов и аннулирования команд. Это давало ком­пилятору большую свободу заполнения времени выполнения команд перехода командой, которая выполняется в случае выполнения условий перехода и игнорируется в случае, ес­ли условие перехода не выполняется.

Процессоры SuperSPARC

Процессор SuperSPARC (один из первых процессоров серии SPARC) компании Texas Instruments стал основой серии рабочих станций и серверов SPARCstation/SPARCserver 10 и SPARCstation/SPARCserver 20. Имеется несколько версий этого процессора, позволяющего в зависимости от смеси команд обрабатывать до трех команд за один машинный такт, отличающихся тактовой частотой. Процессор SuperSPARC (рис. 2.7) имеет сбалансированную производительность на операциях с фик­сированной и плавающей точкой. Он имеет внутренний кэш емкостью 36 Кб (20 Кб - кэш команд и 16 Кб - кэш данных), раздельные конвейеры целочисленной и вещественной арифметики и при тактовой частоте 75 МГц обеспечивает производительность около 205 MIPS (миллион команд в секунду). Для сравнения: Intel Pentium 66 МГц обеспечивает производительность 112 MIPS.

Развитием SPARC-процессоров стали процессоры hyperSPARC, 64-битовые процес­соры UltraSPARC I, UltraSPARC II и т.д.

Процессоры HyperSPARC

Одной из главных задач, стоявших перед разработчиками микропроцессора hyperSPARC, было повышение производительности, особенно при выполнении операций с плавающей точкой. Поэтому особое внимание разработчиков было уделено созданию простых и сбалансированных шестиступенчатых конвейеров целочисленной арифметики и плавающей точки. Логические схемы этих конвейеров тщательно разрабатывались, ко­личество логических уровней вентилей между ступенями выравнивалось, чтобы упро­стить вопросы дальнейшего повышения тактовой частоты.

Производительность процессоров hyperSPARC может меняться независимо от ско­рости работы внешней шины (MBus). Набор кристаллов hyperSPARC обеспечивает как синхронные, так и асинхронные операции с помощью специальной логики кристалла RT625. Отделение внутренней шины процессора от внешней шины позволяет увеличивать тактовую частоту процессора независимо от частоты работы подсистем памяти и вво­да/вывода. Это обеспечивает более длительный жизненный цикл, поскольку переход на более производительные модули hyperSPARC не требует переделки всей системы.

Процессор hyperSPARC реализован в виде многокристальной микросборки (рис. 2.8), в состав которой входит суперскалярная конвейерная часть и тесно связанная с ней кэш-память второго уровня. В набор кристаллов входят RT620 (CPU) - центральный про­цессор, RT625 (CMTU) - контроллер кэш-памяти, устройство управления памятью и уст-

ройствотегов и четыре RT627(CDU) кэш-память данных дляреализации кэш-памяти вто­рого уровня емкостью256 Кбайт. RT625 обеспечивает также интерфейс сMBus.

VcTfoiK-no yitfunatoa ютрф*йсокшош

дакки* . 36 Адрес 64
Рис. 2.7. Блок схема процессора Super 3PARC

Рис. 2.8. Набор кристаллов процессора hyperSPARC

Центральный процессор RT620 (рис. 2.9) состоит из целочисленного устройства, устройства с плавающей точкой, устройства загрузки/записи, устройства переходов и двухканальной множественно-ассоциативной памяти команд емкостью 8 Кбайт. Целочис­ленное устройство включает АЛУ и отдельный тракт данных для операций загруз­ки/записи, которые представляют собой два из четырех исполнительных устройств про­цессора. Устройство переходов обрабатывает команды передачи управления, а устройство плавающей точки, реально состоит из двух независимых конвейеров - сложения и умно­жения чисел с плавающей точкой. Для увеличения пропускной способности процессора команды плавающей точки, проходя через целочисленный конвейер, поступают в очередь, где они ожидают запуска в одном из конвейеров плавающей точки. В каждом такте выби­раются две команды. В общем случае, до тех пор, пока эти две команды требуют для сво­его выполнения различных исполнительных устройств при отсутствии зависимостей по данным, они могут запускаться одновременно. RT620 содержит два регистровых файла: 136 целочисленных регистров, сконфигурированных в виде восьми регистровых окон, и 32 отдельных регистра плавающей точки, расположенных в устройстве плавающей точки.

Рис. 2.9. Процессор RT 620

Кэш-память второго уровня в процессоре hyperSPARC строится на базе RT625 CMTU, который представляет собой комбинированный кристалл, включающий контрол­лер кэш-памяти и устройство управления памятью, которое поддерживает разделяемую внешнюю память и симметричную многопроцессорную обработку.

RT627 представляет собой статическую память 16К, специально разработанную для удовлетворения требований hyperSPARC. Она организована как четырехканальная стати­ческая память в виде четырех массивов с логикой побайтной записи и входными и выход­ными регистрами-защелками. RT627 для ЦП является кэш-памятью с нулевым состоянием ожидания без потерь (т.е. приостановок) на конвейеризацию для всех операций загрузки и записи, которые попадают в кэш-память.

Команды загрузки и записи одновременно генерируют два обращения: одно к кэш­памяти команд первого уровня емкостью 8 Кбайт и другое к кэш-памяти второго уровня. Если адрес команды найден в кэш-памяти первого уровня, то обращение к кэш-памяти второго уровня отменяется и команда становится доступной на стадии декодирования конвейера. Если же во внутренней кэш-памяти произошел промах, а в кэш-памяти второго уровня обнаружено попадание, то команда станет доступной с потерей одного такта, ко­торый встроен в конвейер. Такая возможность позволяет конвейеру продолжать непре­рывную работу до тех пор, пока имеют место попадания в кэш-память либо первого, либо второго уровня, которые составляют 90% и 98% соответственно для типовых прикладных задач рабочей станции.

Существуют также недорогие варианты SPARC-процессоров, например, MicroSPARC-II, основное назначение которого - однопроцессорные низкостоимостные системы.

Память

Память является важнейшим ресурсом любой вычислительной системы. Логически всю память ВС можно представить в виде последовательности ячеек, каждая из которых имеет свой номер, называемый адресом.

2.4.1 Иерархия памяти, КЭШ-память

Память вычислительной системы представляет собой иерархию запоминающих уст­ройств (внутренние регистры процессора, различные типы сверхоперативной и оператив­ной памяти, диски, ленты), отличающихся объемом, средним временем доступа и стоимо­стью хранения данных в расчете на один бит.

Например:

" Регистровая память - емкость 64-256 слов, время доступа - 1такт процессора.

• КЭШ первого уровня или внутренний КЭШ - емкость 8k слов, время доступа -1-2 такта процессора.

• КЭШ второго уровня или внешний КЭШ - емкость 256k слов, время доступа - 3-5 тактов процессора.

• ОЗУ - емкость до 4Г слов, время доступа - 12-55 тактов процессора, " Внешняя память - емкость до 200Г, время доступа значительно ниже.

Таким образом, в основе иерархии памяти современных вычислительных систем ле­жит принцип «стоимость/производительность», т.е. с увеличением производительности возрастает и стоимость памяти, при этом пользователь всегда стремится иметь недорогую и быструю память. Кэш-память представляет некоторое решение этой проблемы.

Кэш-память - это способ организации совместного функционирования двух типов ЗУ, отличающихся временем доступа и стоимостью хранения данных, который позволяет уменьшить среднее время доступа к данным за счет динамического копирования в «бы­строе» ЗУ наиболее часто используемой информации из «медленного» ЗУ.

Кэш-памятью часто называют не только способ организации работы двух типов за­поминающих устройств, но и одно из устройств - «быстрое» ЗУ. Оно стоит дороже и, как правило, имеет сравнительно небольшой объем. Важно, что механизм кэш-памяти являет­ся прозрачным для пользователя, который не должен сообщать никакой информации об интенсивности использования данных и не должен никак участвовать в перемещении дан­ных из ЗУ одного типа в ЗУ другого типа, все это делается автоматически системными средствами.

Таким образом, иерархия памяти вычислительной системы может быть схематично изображена, как это показано на рисунке 2.10.

Сверх-оперативное ЗУ

КЭШ

Оперативная память

кэш

Внешняя память

кэш

Рис. 2.10. Иерархия ЗУ

В системах, оснащенных кэш-памятью, каждый запрос к «медленному» ЗУ выполня­ется в соответствии со следующим алгоритмом:

1. Просматривается содержимое кэш-памяти с целью определения, не находятся ли нужные данные в ней;

2. Если данные обнаруживаются в кэш-памяти, то они считываются из нее, и ре­зультат передается в процессор в более «быстрое» ЗУ

3. Если нужных данных нет, то они копируются из «медленного» ЗУ в кэш-память, и результат выполнения запроса пе

Поиск по сайту: