Помощничек
Главная | Обратная связь


Археология
Архитектура
Астрономия
Аудит
Биология
Ботаника
Бухгалтерский учёт
Войное дело
Генетика
География
Геология
Дизайн
Искусство
История
Кино
Кулинария
Культура
Литература
Математика
Медицина
Металлургия
Мифология
Музыка
Психология
Религия
Спорт
Строительство
Техника
Транспорт
Туризм
Усадьба
Физика
Фотография
Химия
Экология
Электричество
Электроника
Энергетика

Регистры расширений MMX, SSE. 1 страница



Чередов А. Д.

Ч46 Организация ЭВМ и систем: учебное пособие. – 3-е изд., перераб. и доп. / А.Д. Чередов; Национальный исследовательский Томский политехнический университет. – Томск: Изд-во Томского политехнического университета, 2011. 200 с.

 

В учебном пособии рассматриваются основные вопросы, связанные с организацией ЭВМ и систем: архитектуры, характеристики и классификация ЭВМ; функциональная и структурная организация ЭВМ и центрального процессора; принципы организации подсистемы памяти ЭВМ и вычислительных систем; принципы организации подсистемы ввода-вывода; архитектуры и способы организации многопроцессорных вычислительных систем.

Учебное пособие подготовлено на кафедре вычислительной техники ТПУ и предназначено для студентов Института дистанционного образования.

 

 

УДК 681.3

ББК 32.973.26-04

 

 

Рецензенты:

 

Кандидат технических наук,

начальник отдела корпоративной сети ОАО «Востокгазпром»

П. М Острасть

Кандидат технических наук, доцент кафедры программирования ТГУ

С.А. Останин

 

© ГОУ ВПО «Национальный исследовательский Томский политехнический университет», 2011

© Чередов А.Д., 2011

© Оформление. Издательство Томского

политехнического университета, 2011

 

 

ОГЛАВЛЕНИЕ

ВВЕДЕНИЕ....................................................................................................................................................................... 5

1. АРХИТЕКТУРА, ХАРАКТЕРИСТИКИ, КЛАССИФИКАЦИЯ ЭВМ..................................................... 7

1.1. Однопроцессорные архитектуры ЭВМ................................................ 7

1.1.1. Конвейерная обработка команд................................................... 9

1.1.2. Cуперскалярная обработка......................................................... 11

1.1.3. Архитектура SISD....................................................................... 11

1.1.4. SIMD-архитектура....................................................................... 16

1.1.5. Многоядерные структуры процессора и многопотоковая обработка команд 17

1.2. Технические и эксплуатационные характеристики ЭВМ............... 19

1.3. Классификация ЭВМ........................................................................... 23

1.3.1. Классификация ЭВМ по назначению....................................... 23

1.3.2. Классификация ЭВМ по функциональным возможностям.... 24

2. ФУНКЦИОНАЛЬНАЯ И СТРУКТУРНАЯ ОРГАНИЗАЦИЯ ЭВМ..................................................... 50

2.1. Обобщенная структура ЭВМ и пути её развития............................. 51

2.2. Типы данных......................................................................................... 54

2.3. Структура и форматы команд ЭВМ................................................... 61

2.4. Способы адресации информации в ЭВМ.......................................... 64

2.4.1. Абсолютные способы формирования исполнительного адреса..... 65

2.4.2. Относительные способы формирования исполнительных адресов ячеек памяти 67

2.5. Примеры форматов команд и способов адресации.......................... 71

2.5.1. Форматы команд и способы адресации в интеловских процессорах 71

2.5.2. Форматы команд и способы адресации в RISC-процессорах 81

2.5.3. Особенности системы команд IA-64......................................... 82

2.6. Принципы организации системы прерывания программ............... 84

3. ФУНКЦИОНАЛЬНАЯ И СТРУКТУРНАЯ ОРГАНИЗАЦИЯ ЦЕНТРАЛЬНОГО ПРОЦЕССОРА ЭВМ 91

3.1. Назначение и структура центрального процессора.......................... 91

3.2. Назначение, классификация и организация ЦУУ............................. 93

3.3. Регистровые структуры центрального процессора.......................... 94

3.3.1. Регистровые структуры процессоров IA-32............................. 94

3.3.2. Регистровые структуры процессоров AMD64 (Intel64).......... 99

3.3.3. Регистровые структуры процессоров IA-64........................... 100

3.4. Структурная организация современных универсальных микропроцессоров 102

3.4.1. Стратегия развития процессоров Intel.................................... 102

3.4.2. Особенности многоядерной процессорной микроархитектуры Intel Core 103

3.4.3. Микроархитектура Intel Nehalem............................................. 107

3.4.4. Семейство процессоров Intel Westmere.................................. 119

3.4.5. Микроархитектура AMD К10.................................................. 122

3.5. Современное состояние и перспективы развития микропроцессоров для Unix-серверов 129

3.5.1. Микропроцессоры семейства Ultra SPARC........................... 129

3.5.2. Микропроцессор IBM POWER 7............................................. 129

3.5.3. Микропроцессор Intel Itanium 9300 (Tukwila)........................ 130

3.5.4. Микропроцессор Intel Nehalem EX......................................... 131

4. ПРИНЦИПЫ ОРГАНИЗАЦИИ ПОДСИСТЕМЫ ПАМЯТИ ЭВМ И ВС........................................... 132

4.1. Иерархическая структура памяти ЭВМ........................................... 132

4.2. Организация стека регистров............................................................ 135

4.3. Способы организации кэш-памяти................................................... 136

4.3.1. Типовая структура кэш-памяти................................................ 137

4.3.2. Способы размещения данных в кэш-памяти.......................... 139

4.3.3. Методы обновления строк основной памяти и кэша............ 144

4.3.4. Методы замещения строк кэш-памяти.................................... 145

4.3.5. Многоуровневая организация кэша........................................ 145

4.4. Принципы организации оперативной памяти................................ 145

4.4.1. Общие положения..................................................................... 145

4.4.2. Методы повышения пропускной способности ОП............... 145

4.4.3. Методы управления памятью................................................... 145

4.4.4. Организация виртуальной памяти.......................................... 145

4.4.5. Методы ускорения процессов обмена между ОП и ВЗУ...... 145

5. ОРГАНИЗАЦИЯ СИСТЕМНОГО ИНТЕРФЕЙСА И ВВОДА-ВЫВОДА ИНФОРМАЦИИ....... 145

5.1. Общая характеристика и классификация интерфейсов................. 145

5.2. Способы организации передачи данных......................................... 145

5.3. Системная организация компьютеров на базе современных чипсетов 145

5.3.1. Системная организация на базе чипсетов компании Intel.... 145

5.3.2. Системная организация на базе чипсета AMD...................... 145

6. МНОГОПРОЦЕССОРНЫЕ И МНОГОМАШИННЫЕ ВЫЧИСЛИТЕЛЬНЫЕ СИСТЕМЫ..... 145

6.1. Архитектуры вычислительных систем............................................ 145

6.2. Сильносвязанные многопроцессорные системы............................ 145

6.3. Слабосвязанные многопроцессорные системы............................... 145

................................................................................................................................................

СПИСОК ЛИТЕРАТУРЫ.............................................................................................. 145

 

 
 

ВВЕДЕНИЕ (новый весь раздел)

В последнее десятилетие в России бурно осуществляется информатизация и компьютеризация всех сфер человеческой деятельности. Компьютеры или электронные вычислительные машины (ЭВМ), оснащенные специальным программным обеспечением, являются технической базой и инструментом для вычислительных, информационных и автоматизированных систем.

При изучении дисциплины «Организация ЭВМ» в процессе подготовки бакалавров по направлению «Информатика и вычислительная техника» и дипломированных специалистов по специальности «Вычислительные машины, комплексы, системы и сети» студенты используют знания, умения и навыки, полученные по дисциплинам «Информатика», «Дискретная математика», «Теория информации», которые являются пререквизитами данной дисциплины.

Целью дисциплины «Организация ЭВМ» является освоение теоретических основ функциональной и структурной организации ЭВМ, включающих архитектуры ЭВМ, технические характеристики, классификации, особенности организации различных типов ЭВМ и ее составных частей (процессора, памяти, ввода-вывода), а так же современное состояние и тенденции развития средств вычислительной техники.

В результате изучения этой дисциплины студент должен уметь применять полученные знания для решения практических задач: проводить анализ всего многообразия типов ЭВМ, осуществлять анализ параметров основных технических средств ЭВМ, выбирать, комплексировать и тестировать аппаратных средств вычислительных систем. Он должен владеть навыками конфигурирования компьютеров различного назначения.

Знания, умения и навыки, полученные при изучении дисциплины «Организация ЭВМ», необходимы для освоения ряда других дисциплин: «Операционные системы», «Периферийные устройства», «Сети и телекоммуникации» и др.

В процессе освоения дисциплины у студентов формируются компетенции, дающие им возможность разрабатывать технические задания на оснащение отделов, лабораторий, офисов компьютерным оборудованием, осуществлять наладку и обслуживание этого оборудования.

В предлагаемом вниманию читателя учебном пособии рассматриваются современные проблемы, связанные с функциональной и структурной организацией ЭВМ и её составных частей. Учебное пособие состоит из шести глав.

В первой главе даются основные понятия и определения, относящиеся к ЭВМ, подробно рассматриваются однопроцессорные архитектуры компьютеров (SISD, SIMD, CISC, RISC, VLIW, EPIC), приводятся технические и эксплуатационные характеристики, классификации ЭВМ с кратким описанием истории развития, современного состояния и функциональных особенностей различных типов компьютеров (мэйнфреймов, супер-ЭВМ, рабочих станций, серверов, персональных компьютеров и т. д.).

Вторая глава посвящена изложению основ функциональной и структурной организации ЭВМ. В ней содержится описание типов данных, используемых в процессорах интеловской архитектуры (IA-32, IA-64, MMX, SSE, SSE2 и др.), способов адресации данных, структур и форматов команд CISC- и RISC-процессоров, обобщенной структуры ЭВМ.

В третьей главе излагаются основы функциональной и структурной организации центрального процессора ЭВМ: определяется состав и назначение основных устройств процессора; описываются регистровые структуры процессоров IA-32, x86-64, IA-64, особенности многоядерных микроархитектур Intel Core, Intel Nehalem; структуры универсальных микропроцессоров Intel Nehalem, Intel Westmere, AMD K10.

В четвертой главе описываются принципы организации подсистемы памяти компьютера. Рассматривается иерархическая структура памяти компьютера; способы организации кэш-памяти; принципы организации оперативной памяти и методы повышения её пропускной способности. Особое внимание уделяется реализации виртуальной памяти.

В пятой главе рассматриваются особенности организации системного интерфейса и ввода-вывода информации: даётся общая характеристика и классификация интерфейсов; описываются способы организации передачи данных и системной организации компьютеров на базе чипсетов Intel и AMD.

В шестой главе кратко описываются архитектуры и классификации многопроцессорных и многомашинных вычислительных систем (MISD, MIMD, SMP, MPP и др.).

В Приложении 1 приведены контрольные вопросы для самопроверки.

1. Архитектуры, характеристики, классификация ЭВМ

Электронная вычислительная машина (компьютер) – комплекс технических и программных средств, предназначенных для автоматической обработки информации в процессе решения вычислительных и информационных задач.

Под системой понимают любой объект, который одновременно рассматривается и как единое целое, и как объединенная в интересах достижения поставленных целей совокупность разнородных элементов.

Из введения
Вычислительная система – взаимосвязанная совокупность средств вычислительной техники, включающая не менее двух основных процессоров либо вычислительных машин. Основным процессором называют составную часть ЭВМ, которая выполняет вычисления, предусматриваемые алгоритмами решаемых задач.

Информационная система – взаимосвязанная совокупность средств, методов и персонала, используемых для хранения, обработки и выдачи информации в интересах достижения поставленной цели. Информационная система немыслима без персонала, взаимодействующего с компьютерами и телекоммуникациями.

Под архитектурой ЭВМ понимается общая функциональная и структурная организация машины, определяющая методы кодирования данных, состав, назначение, принципы взаимодействия технических средств и программного обеспечения.

Можно выделить следующие важные для пользователя компоненты архитектуры (см. рис.1.1):

а) функциональные и логические возможности процессора (система команд, форматы команд и данных, способы адресации, разрядность обрабатываемых слов и т. д.);

б) структурная организация и принципы управления аппаратными средствами (центральным процессором, памятью, вводом-выводом, системным интерфейсом и т. д.);

в) программное обеспечение (операционная система, трансляторы языков программирования, прикладное программное обеспечение).

1.1. Однопроцессорные архитектуры ЭВМ

Исторически первыми появились однопроцессорные архитектуры. Классическим примером однопроцессорной архитектуры является архитектура фон Неймана со строго последовательным выполнением команд: процессор по очереди выбирает команды программы и также по очереди обрабатывает данные. По мере развития вычислительной техники архитектура фон Неймана обогатилась сначала конвейером команд (см. рис. 1.2), а затем многофункциональной обработкой и по классификации М. Флина получила обобщенное название SISD (Single Instruction Single Data один поток команд, один поток данных).

Рис. 1.1. Основные компоненты архитектуры ЭВМ

Архитектуры класса SISD охватывают те уровни программного параллелизма, которые связаны с одинарным потоком данных.

Параллелизм циклов и итераций тесно связан с понятием множественности потоков данных и реализуется векторной обработкой. В классификации компьютерных архитектур М. Флина выделена специальная группа однопроцессорных систем с параллельной обработкой потоков данных – SIMD (Single Instruction Multiple Data, один поток команд – множество потоков данных).

Ведущие поставщики микропроцессоров ищут пути повышения их производительности и снижения энергопотребления за счет использования многоядерных структур процессоров и многопотоковой обработки команд.

Рис. 1.2. Развитие и классификация однопроцессорных архитектур

1.1.1. Конвейерная обработка команд из раздела 3.5

Процедура выполнения команд процессором включает несколько характерных этапов. В простейшем случае можно выделить как минимум четыре этапа обработки команд (см. рис. 1.3, а): выборка (ВК), декодирование (ДК), выполнение операции (ОП) и запись результата (ЗР).

Каждый этап в процессоре выполняется за один такт. При последовательной обработке команд (см. рис. 1.3, б), выполнение следующей (n + 1) команды начинается только после завершения предыдущей (n) команды. Это приводит к низкой производительности и простоям аппаратуры процессора.

Для улучшения этих характеристик используется параллельное выполнение нескольких команд путем совмещения в каждом такте различных этапов их обработки (см. рис. 1.3, в). После выборки n команды во 2-ом такте идет ее декодирование и выборка n + 1 команды. В третьем такте выполняется n-ая команда, декодируется n + 2 и осуществляется выборка n + 3 команды и т. д. Такая организация работы процессора называется конвейерной обработкой (конвейером команд).

Совмещенные принципы обработки (конвейер команд) существенно увеличивают пропускную способность процессора.

Приостанов работы конвейера вызывает любая команда условного перехода в программе или взаимозависимость команд, т. е. использование следующей командой результатов предыдущей команды.

Конечно, рассмотренный нами процессор является гипотетическим. В реальных процессорах конвейер обработки команд сложнее и включает большее количество ступеней. Причина увеличения длины конвейера заключается в том, что многие команды являются довольно сложными и не могут быть выполнены за один такт процессора, особенно при высоких тактовых частотах. Поэтому каждая из четырех стадий обработки команд (выборка, декодирование, выполнение и запись) может состоять из нескольких ступеней конвейера. Собственно, длина конвейера – это одна из наиболее значимых характеристик любого процессора. Чем больше длина конвейера, тем большую частоту можно использовать в процессоре.

Рис. 1.3. Временные диаграммы обработки команд в процессоре:
а – этапы выполнения команды; б – последовательное выполнение команд;
в – совмещенное выполнение команд (конвейеризация)

Для обеспечения непрерывности вычислительного процесса в структуре ЦП используется блок прогнозирования переходов и устройство выполнения переходов.

1.1.2. Cуперскалярная обработка из раздела 1.1.1 с дополнением

Еще одной разновидностью однопотоковой архитектуры является суперскалярная обработка.

Смысл этого термина заключается в том, что в аппаратуру процессора закладываются средства, позволяющие одновременно выполнять две или более скалярные операции, т. е. команды обработки пары чисел. Суперскалярная архитектура базируется на многофункциональном параллелизме и позволяет увеличить производительность компьютера пропорционально числу одновременно выполняемых операций.

Реализация суперскалярной обработки заключается в чисто аппаратном механизме выборки из буфера инструкций (или кэша инструкций) несвязанных команд и параллельном запуске их на исполнение.

Суперскалярная аппаратура динамически строит план вычислений на основе последовательного кода программы. Хотя такой подход и увеличивает сложность физической реализации, скалярный процессор создает план, используя преимущества тех факторов, которые могут быть определены только во время выполнения.

Этот метод хорош тем, что он «прозрачен» для программиста, составление программ для подобных процессоров не требует никаких специальных усилий, ответственность за параллельное выполнение операций возлагается в основном на аппаратные средства.

Суперскалярная обработка широко используется в современных процессорах корпораций Intel, Advanced Micro Devices (AMD), International Business Machines (IBM), Sun Microsystems и др.

1.1.3. Архитектура SISD

Архитектура SISD породила целый ряд архитектур: CISC, RISC, VLIW и EPIC-концепцию (рис.1.4).

Рис. 1.4. Классификация архитектуры SISD рисунок изменён

 

CISC-архитектура

Компьютеры с CISC (Complex Instruction Set Computer) архитектурой имеют комплексную (полную) систему команд, под управлением которой выполняются всевозможные операции типа «память – память», «память – регистр», «регистр – память», «регистр – регистр».

CISC-архитектура появилась еще на заре вычислительной техники. Лидером в разработке микропроцессоров с полным набором команд считается компания Intel со своей серией процессоров х86, Pentium, Intel Core и др. Эта архитектура, получившая название х86, является практически стандартом на рынке микропроцессоров.

Данная архитектура характеризуется:

· большим числом команд (более 200);

· переменной длиной команд (от 1 до 13 байт);

· значительным числом способов адресации и форматов команд;

· наличием сложных команд и многотактностью их выполнения;

· наличием микропрограммного управления для сложных команд.

На мировых рынках полная система команд х86 представлена в процессорах фирм Intel, AMD, VIA Technologies и др.

RISC-архитектура

Компьютеры с RISC (Reduced Instruction Set Computer) архитектурой содержат набор простых, часто употребляемых в программах команд. Основными являются операции типа «регистр – регистр».

Понятие RISC в современном его понимании оформилось на базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессора RISC университета Беркли и процессора MIPS Стенфордского университета. Простота архитектуры и ее эффективность, подтвержденная этими проектами, вызвали большой интерес в компьютерной индустрии, и с 1986 года началась активная промышленная реализация архитектуры RISC. Отличительными чертами данной архитектуры являются:

· сокращенное число команд;

· большинство команд выполняется за один машинный такт;

· постоянная длина команд;

· небольшое количество способов адресации и форматов команд;

· для простых команд нет необходимости в использовании микропрограммного управления;

· большое число регистров внутренней памяти процессора.

Исходя из перечисленных характеристик, компьютеры с RISC- архитектурой «обязаны» иметь преимущество в производительности по сравнению с CISC компьютерами.

В настоящее время основными разрабочиками RISC-процессоров являются корпорации Sun (Ultra Sparc T1, T2), IBM (POWER 6, 6+, 7, Cell). Эти процессоры используются в высокопроизводительных компьютерах (рабочих станциях, серверах, супер-компьютерах).

Для мобильных устройств (карманных ПК, смартфонов, коммуникаторов) наибольшее распространение получили RISC-процессоры семейства ARM (корпорация ARM Ltd, Великобритания).

Уступая во многом RISC, процессоры с системой команд х86 сохранили лидерство на рынке персональных систем за счет постоянной модернизации системы команд, нацеленной на увеличение производительности процессоров, а так же за счет того, что программное обеспечение, разработанное для х86-компьютеров, начиная с 1980 г., способно функционировать и на современных компьютерах с этой архитектурой. В свою очередь достоинства RISC-процессоров укрепили их позиции на более молодом рынке высокопроизводительных машин (рабочих станций, серверов).

В начале 90-х годов между представителями этих архитектур началась острая конкуренция за превентивное улучшение характеристик. В первую очередь, производительности и ее отношения к трудоемкости разработки процессоров. Создатели CISC- и RISC-процессоров нередко боролись с конкурентами, заимствуя их удачные решения. Например, компания Intel реализовала в процессоре Pentium Pro (шестое поколение P6 процессоров Intel) RISC-подобную организацию вычислений. В Р6 изощренно построенный декодер транслирует сложные команды х86 в более короткие и простые RISC-микрокоманды. В архитектуре Р6 RISC-решения впервые в семействе х86 перестали быть лишь дополнением исконных CISC-средств повышения производительности. Поэтому частица Pro в названии первого процессора этой серии обозначает «Полноценная RISC-архитектура» (Precision RISC Organization). На рис. 1.4 подобная архитектура вынесена в отдельный подкласс архитектур.

VLIW-архитектура

Убрано предложение
VLIW-архитектура связана с кардинальной перестройкой всего процесса трансляции и исполнения программ. Уже на этапе подготовки программы компилятор группирует несвязанные операции в пакеты, содержимое которых строго соответствует структуре процессора. Сформированные пакеты операций преобразуются компилятором в командные слова, которые по сравнению с обычными инструкциями выглядят очень большими. Отсюда и название этих суперкоманд и соответствующей им архитектуры VLIW (Very Long Instruction Word очень длинное командное слово). По идее, затраты на формирование суперкоманд должны окупаться скоростью их выполнения и простотой аппаратуры процессора, с которого снята вся «интеллектуальная» работа по поиску параллелизма несвязанных операций.

Компилятор VLIW в отличие от суперскалярной обработки производит статический анализ программы и создает точный план того, как процессор будет выполнять программу: указывается, когда будет выполнена каждая операция, какие функциональные устройства будут работать и какие регистры будут содержать операнды.

Компилятор VLIW передает план вычисления аппаратному обеспечению, которое, в свою очередь, выполняет указанный план. Этот план позволяет VLIW использовать относительно простое аппаратное обеспечение, способное добиться высокого уровня параллелизма на уровне команд.

Однако даже при небольшом изменении начальных данных путь выполнения программы сколь угодно сильно изменяется.

VLIW-архитектура в свое время использовалась в RISC-процессорах семейств PA-8000, 9000 корпорации HP (Hewlett Packard).

Аббревиатуры рассмотренных архитектур CISC, RISC, VLIW в настоящее время обозначают только идеализированные концепции. Реальные микропроцессоры трудно классифицировать. Современные микропроцессоры, причисляемые к RISC, сильно отличаются от первых процессоров RISC-архитектуры. То же относится и к CISC. Просто в наиболее совершенных процессорах заложено множество удачных идей вне зависимости от их принадлежности к какой-либо архитектуре.

Концепция EPIC

Тенденции, заложенные в Р6, получили развитие в концепции EPIC. Концепция EPIC (Explicity Parallel Instruction Computing – вычисления с явным параллелизмом команд, где «явным» означает явно указанным при трансляции) разработана совместно фирмами Intel и Hewlett Packard и имеет ту же значимость, что и CISC- и RISC-архитектуры.

Концепция реализации параллелизма на уровне команд (EPIC) определяет новый тип архитектуры, способной конкурировать по масштабам влияния с RISC. Эта идеология направлена на то, чтобы упростить аппаратное обеспечение и, в то же время, извлечь как можно больше «скрытого параллелизма» на уровне команд, чем это можно сделать при реализации VLIW и суперскалярных стратегий, используя большую ширину «выдачи» команд и длинные (глубокие) конвейеры.

Одна из целей, которые ставили перед собой разработчики при создании EPIC, состояла в том, чтобы сохранить реализованный во VLIW принцип статического создания плана вычислений, но в то же время обогатить его возможностями, аналогичными возможностям суперскалярного процессора, позволяющими новой архитектуре лучше учитывать динамические факторы, традиционно ограничивающие параллелизм, свойственный VLIW. EPIC предоставляет динамические механизмы на уровне аппаратуры так, что компилятор может управлять такими средствами, применяя их выборочно, где это возможно. Столь широкие возможности помогают компилятору использовать правила управления этими механизмами более оптимально, чем это позволяет аппаратура.

Убрано предложение
Концепция EPIC, согласно Intel и НР, обладает достоинствами VLIW, но не обладает ее недостатками.

Особенности EPIC:

· большое количество регистров (128 64-разрядных регистров общего назначения);

· использование простых инструкций, сгруппированных по три, одинаковой длины, образующих длинные командные слова LIW (long instruction words);

· переупорядочиванием и оптимизацией команд, так же как и во VLIW, занимается компилятор, а не процессор;

· команды из разных ветвей узлового ветвления снабжаются предикатными полями (полями условий) и запускаются параллельно;

· выборка данных по предположению (выборка данных до того, как они потребуются, т. е. заранее);

· масштабируемость архитектуры до большого количества функциональных устройств.

EPIC-технология с явным заимствованием лучших идей из CISC и RISC архитектур использована в 64-разрядной интеловской архитектуре (IA-64) процессоров Itanium, Itanium2. B IA-64 используется новый набор команд, разработанный Intel и HP.

Процессор Itanium не только реализует новые возможности 64-разрядной архитектуры, но и обладает аппаратной совместимостью с набором команд IA-32.

1.1.4. SIMD-архитектура

Как было сказано выше, архитектура SIMD связана с параллельной обработкой потоков данных. Существуют несколько способов (рис. 1.5) реализации этой архитектуры: матричная структура процессора, векторно-конвейерная, технология ММХ и потоковые SIMD-расширения.

 




Поиск по сайту:

©2015-2020 studopedya.ru Все права принадлежат авторам размещенных материалов.