Разработать устройство управления, вырабатывающее заданную последовательность выходных сигналов показанных на рисунке 1.
Рисунок 1 Последовательность выходных сигналов
Анализ поставленной задачи
Имеется входной сигнал CLK, который представляет собой чередование симметричных импульсов одинакового периода. Этот сигнал используется для синхронизации работы всех устройств схемы.
Временная диаграмма A представлена следующим образом:
6.5 такта на выходе идёт единица, после чего полтора такта идёт ноль. Далее 5.5 тактов – единица и 1.5 такта – ноль. Каждое повторение количество единиц в такте уменьшается на один такт вплоть до 1.5 такта единицы и 1.5 такта ноль. Работа схемы завершается на 1.5 такта нуля.
Временная диаграмма B представлена следующим образом:
2 такта в единицу, 1 такт в ноль, 3 такта в единицу, 1 такт в ноль, то есть получается последовательность: 2-1-3-1. Далее по циклу идет повторение.
Временная диаграмма C представлена следующим образом:
3 такта в единицу, 1 такт в ноль, то есть получается последовательность: 3-1. Далее по циклу идет повторение.
Для получения нужных сигналов потребуется:
- 2 4-х разрядных счетчика соединённых последовательно, так как у нас 6 входных сигналов;
- Генератор сигналов;
- Логические элементы "И" (AND), “Исключающее И” (NAND), "ИЛИ" (OR) и инвертор (NOT) для реализации схемы формирования сигналов A, B, C;
- Логический анализатор
Проектирование схемы устройства управления
Составим таблицу состояний устройства управления выходного сигнала А. В таблице истинности A, B, C, D, E, CLK – состояния счётчика.
CLK
E
D
C
B
A
function(A)
CLK
E
D
C
B
A
function(A)
Выпишем строки, где функция равна единице и приведём к СДНФ функцию А:
Используем следующие сокращения: CLK = F, И = &&, ИЛИ = ||, Отрицание, следующее за знаком переменной - .