Помощничек
Главная | Обратная связь


Археология
Архитектура
Астрономия
Аудит
Биология
Ботаника
Бухгалтерский учёт
Войное дело
Генетика
География
Геология
Дизайн
Искусство
История
Кино
Кулинария
Культура
Литература
Математика
Медицина
Металлургия
Мифология
Музыка
Психология
Религия
Спорт
Строительство
Техника
Транспорт
Туризм
Усадьба
Физика
Фотография
Химия
Экология
Электричество
Электроника
Энергетика

Классификация и общие характеристики триггеров



Триггеры - это простейшие представители цифровых устройств последовательностного типа т.е. устройств или автоматов, обладающих памятью. Последовательностные устройства характеризуются определенным числом внутренних состояний. В каждый конкретный момент времени оно может находиться только в одном из возможных состояний. Переход устройства из одного состояния в другое осуществляется под действием внешних управляющих сигналов. Однако, значение выходного сигнала нельзя определить только по состоянию входных, поскольку оно зависит не только от входной информации, но и от предыдущего состояния устройства.
Триггером называется устройство способное находиться в одном из двух устойчивых состояний и скачкообразно переходить из одного в другое под действием внешних управляющих сигналов. Данные состояния триггера определяются как состояние 0 и состояние 1. Триггер может находиться в любом из состояний неограниченный промежуток времени, до поступления внешнего воздействия или отключения питания.
Простейший триггер представляет собой одноразрядную ячейку памяти. В общем случае он снабжается определенной входной комбинационной схемой. Триггер снабжается двумя выходами: прямым Q и инверсным . Состояние сигналов на данных выходах может быть только противофазным. Говоря о состоянии триггера подразумевают значение выходного сигнала на выходе Q. При наличии уровня лог. 1 на прямом выходе Q говорят, что: «триггер находится в состоянии 1», либо: «триггер установлен», либо «триггер взведен». При наличии же на данном выходе лог. 0 оперируют понятиями: «триггер находится в состоянии 0», либо: «триггер сброшен».
Существующие типы триггеров могут быть классифицированы по различным признакам. Наиболее часто триггеры классифицируют по типу используемых информационных входов. Различают следующие типы основных информационных входов триггера:
R – раздельный вход сброса триггера (Q=0);
S – раздельный вход установки триггера (Q=1);
К – вход сброса универсального триггера (Q=0);
J – вход установки универсального триггера (Q=1);
Т – счетный вход триггера;
D – информационный вход переключения триггера в состояние, соответствующее логическому уровню на этом входе;
С – управляющий или синхронизирующий вход.
Кроме этих основных входов некоторые триггеры могут снабжаться входом V. Вход V блокирует работу триггера и он сколь угодно долго может сохранять ранее записанную в него информацию.
С точки зрения типа используемых входов различают RS-, D-, T-, JK-, VD-, VT- триггеры.
По виду реакции на входные сигналы триггеры подразделяют на асинхронные и синхронные
Асинхронный триггер изменяет свое состояние непосредственно в момент изменения сигнала на его информационных входах. Синхронный триггер изменяет свое состояние лишь в строго определенные (тактовые) моменты времени, соответствующие действию активного сигнала на его синхронизирующем входе С.

31. Характеристика, таблица состояний, условное графическое обозначение асинхронного RS-триггера.

Асинхронный триггер изменяет свое состояние непосредственно в момент изменения сигнала на его информационных входах. Синхронный триггер изменяет свое состояние лишь в строго определенные (тактовые) моменты времени, соответствующие действию активного сигнала на его синхронизирующем входе С.
УГО асинхронного RS – триггера представлено на рисунке 1.1.


а) б)
Рисунок 1.1. УГО асинхронного RS – триггера с прямыми и инверсными входами.

На УГО RS триггеров допускается менять местами входы R и S. Для триггеров других типов это не допустимо. Простейшие асинхронные RS триггеры строятся на двух элементах 2ИЛИ-НЕ либо 2И-НЕ. Поскольку активными сигналами для элементов ИЛИ, ИЛИ-НЕ являются лог. 1, то триггер, построенный на таких элементах, будет чувствителен к сигналам высокого уровня. Он будет переключаться при подаче на его входы лог.1. Для элементов и, И-НЕ активными уровнями являются уровни лог.0. Поэтому триггер, созданный из данных элементов, будет переходить в новое состояние при поступлении на его входы сигналов лог.0. Функциональные схемы данных триггеров приведены на рисунке 1.3.а и 1.3.б – соответственно. Из рисунка видно, что в триггерах меняется положение входов R и S.


а) б)

Рисунок 1.3. Функциональные схемы асинхронных RS триггеров: а - на элементах ИЛИ-НЕ; б – на элементах И-НЕ.

Описание работы триггера может задано в виде таблицы истинности или в виде функции алгебры логики (ФАЛ).Отличительной особенностью описания триггеров, как представителей класса последовательностных устройств, является использование в качестве дополнительной входной переменной значения сигнала Qn, т.е. предыдущего значения выходного сигнала триггера. Обобщенная таблица истинности асинхронных RS триггеров, построенных на логике ИЛИ-НЕ и И-НЕ представлена в таблице 1.1.

Таблица 1.1. Таблица истинности RS триггеров.

Значения исходных параметров Состояние выхода
Логика ИЛИ-НЕ Логика И-НЕ
R S Qn Qn+1 Qn+1
Qn запрет
 
 
 
 
запрет   Qn
 

Триггер типа RS не допускает одновременно наличие на входах R и S активных сигналов.

32. Характеристика, таблица состояний, условное графическое обозначение асинхронного D-триггера.

D – триггер, называемый еще триггером задержки может быть асинхронным и синхронным, но асинхронный D – триггер смысла не имеет, т.к. имеет один информационный вход D и основной и инверсный выходы. Сигнал
(информация ) на выходе всегда совпадает с информацией на входе. Смысл имеет только синхронный D – триггер, у которого кроме информационного входа D есть вход синхронизации С. Информация со входа D передается на основной выход (записывается в триггер) в момент прихода синхронизирующего импульса

Триггер – защелка или D-триггер обычно снабжен только одним информационным входом D. Этот триггер может быть только синхронным. Информация со входа D переписывается на выход триггера только по сигналу синхронизации C. До тех пор, пока синхросигнал активен, триггер пропускает входную информацию со входа D на выход Q. При пассивном синхросигнале триггер не чувствителен к изменениям информационного сигнала. Работа D-триггера описывается следующим выражением:
_
Qn+1 = CQn V CD (1.5)
Функциональная схема D – триггера приведена на рисунке 1.5, а и условное графическое изображения - на рисунке 1.6.

Рисунок 1.5 Функциональная схема D триггера

Рисунок 1.6. УГО D – триггера.

33. Характеристика, таблица состояний, условное графическое обозначение асинхронного T-триггера.

Асинхронный Т-триггер не имеет входа разрешения счёта - Т и переключается по каждому тактовому импульсу на входе С.

Т- триггер представляет собой триггер, имеющий один вход «Т», поступление единичного сигнала на который переводит Т-триггер в состояние, противоположное его исходному состоянию (фигурально говоря, по каждому входному сигналу триггер «кувыркается», меняя своё состояние на противоположное). На Рис. 3.1‑13 приведена реализация Т-триггера на базе двухтактного RS - триггера (а) и временная диаграмма его работы (b). Имеющиеся на схеме обратные связи создают ситуацию, при которой сигналы на входах R и S стремятся перевести триггер в состояние, противоположное текущему. Поэтому при приходе очередного сигнала qT триггер воспринимает имеющиеся сигналы на его входах. Выходные сигналы триггера изменяются после снятия единичного сигнала на его входе qT, так как триггер двухтактный.

 

 
 


 

Рис. 3.1‑13

Т - триггер можно рассматривать как счетчик, считающий по модулю два количество импульсов, поступающих на его вход. Действительно, если в исходном состоянии триггер находимся в «0», то при поступлении на его вход нечетного количества импульсов триггер будет находиться в «1», а при четном - в «0», что соответствует суммированию по модулю «2» количества поступающих импульсов.

34. Характеристика, таблица состояний, условное графическое обозначение одно- и двухступенчатого синхронного RS-триггера.

Двухступенчатый RS - триггер. Рассмотренные схемы RS-триггеров являются одноступенчатыми. Применение одноступенчатых RS-триггеров в качестве самостоятельных запоминающих элементов ограничено. Это связано с неустойчивой работой последовательностной схемы (цифрового автомата), память которой выполнена на одноступенчатых RS-триггерах. Сигналы переключения триггера S(t), R(t) формируются в цифровом автомате комбинационной схемой, в их формировании участвуют, наряду с внешними логическими сигналами, сигналы Q(t) и (t). Переключение одноступенчатого триггера под действием сигналов S(t) и R(t) вызывает изменение значений сигналов Q(t) и (t), а их изменение может привести к изменениям сигналов S(t) или R(t) в том же такте времени t и, как следствие, к ложному срабатыванию триггера. Для устойчивой работы триггера необходимо, чтобы сигналы Q(t) и (t) изменялись только после прекращения действия входного сигнала S(t) или R(t). Это требование выполняется в двухступенчатых триггерах (MS-триггерах). Базовыми схемами для построения двухступенчатых триггеров являются одноступенчатые RS-триггеры. Двухступенчатый триггер состоит из двух секций (ступеней), соединенных каскадно, как показано на рис. 3.6 а, причем, каждая секция содержит по синхронному RS-триггеру. Первая секция, ведущая или М-секция (М происходит от английского MASTER) принимает информацию со входных линий S и R. Состояние выходов ведущей секции подается на вторую секцию, ведомую, или S-секцию (S происходит от английского SLAVE). Для ведущего триггера используется обычная синхронизация, в то время как для ведомого триггера импульс синхронизации инвертируется. Изменение состояния выхода ведущего триггера будет происходить в момент появления положительного импульса синхронизации, и эти изменения будут переданы на входы ведомого триггера. Однако, никакие изменения на выходе ведомого триггера не будут происходить до тех пор, пока не появится положительный сигнал инвертированного импульса синхронизации, т.е. отрицательный (задний фронт) фронт исходного синхроимпульса. Следовательно, изменения на выходах Q и не произойдет до тех пор, пока не завершится импульс синхронизации. На рис. 3.6, б показаны временные диаграммы работы триггера.

 

На функциональных схемах двухступенчатый триггер изображается в соответствии с рис. 3.6, в. Символ ТТ в поле условного обозначения означает , что триггер двухступенчатый.

35. Характеристика, таблица состояний, условное графическое обозначение синхронного D-триггера.

D-триггер синхронный

Пример условного графического обозначения (УГО) D-триггера с динамическим синхронным входом С и с дополнительными асинхронными инверсными входами S и R

D Q(t) Q(t+1)

D-триггер (D от англ. delay — задержка[13][14][15] либо от data[16] - данные) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С. Так как информация на выходе остаётся неизменной до прихода очередного импульса синхронизации, D-триггер называют также триггером с запоминанием информации или триггером-защёлкой. Рассуждая чисто теоретически, парафазный (двухфазный) D-триггер можно образовать из любых RS- или JK-триггеров, если на их входы одновременно подавать взаимно инверсные сигналы.

D-триггер в основном используется для реализации защёлки. Так, например, для снятия 32 бит информации с параллельной шины, берут 32 D-триггера и объединяют их входы синхронизации для управления записью информации в защёлку, а 32 D входа подсоединяют к шине.

В одноступенчатых D-триггерах во время прозрачности все изменения информации на входе D передаются на выход Q. Там, где это нежелательно, нужно применять двухступенчатые (двухтактные, Master-Slave, MS) D-триггеры.


·

Условное графическое обозначение D-триггера со статическим входом синхронизации С

36. Характеристика, таблица состояний, условное графическое обозначение синхронного JK-триггера.

JK-триггер

JK-триггер с дополнительными асинхронными инверсными входами S и R

J K Q(t) Q(t+1)

JK-триггер[18][19] работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (отангл. Kill — убить) аналогичен входу R у RS-триггера. При подаче единицы на вход J и нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход J выходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.

На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К[20].

Алгоритм функционирования JK-триггера можно представить формулой


·

Условное графическое обозначение JK-триггера со статическим входом С

 

·

Граф переходов JK-триггера

 

·

Карта Карно JK-триггера

37. Характеристика, таблица состояний, условное графическое обозначение синхронного T-триггера.

T-триггер синхронный

T Q(t) Q(t+1)

Условное графическое обозначение (УГО) синхронного T-триггера с динамическим входом синхронизации С на схемах.

Синхронный Т-триггер[17], при единице на входе Т, по каждому такту на входе С изменяет своё логическое состояние на противоположное, и не изменяет выходное состояние при нуле на входе T. Т-триггер можно построить на JK-триггере, на двухступенчатом (Master-Slave, MS) D-триггере и на двух одноступенчатых D-триггерах и инверторе.

Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединяя входы J и К.

В двухступенчатом (Master-Slave, MS) D-триггере инверсный выход Q соединяется со входом D, а на вход С подаются счётные импульсы. В результате триггер при каждом счётном импульсе запоминает значение Q, то есть будет переключаться в противоположное состояние.

Т-триггер часто применяют для понижения частоты в 2 раза, при этом на Т вход подают единицу, а на С — сигнал с частотой, которая будет поделена на 2.

 




Поиск по сайту:

©2015-2020 studopedya.ru Все права принадлежат авторам размещенных материалов.